058] 254 ： 电源管理电路；
[0059] 256 ： 错误校验与校正电路；
[0060] 410 ： 编码电路；
[0061] 420 ： 解码电路；
[0062] M^M1,P^P1,P2,S ：向量；
[0063] Cff, Cff1 ： 码字；
[0064] S501 ~S503 :步骤。
【具体实施方式】
[0065] 一般而言，存储器储存装置（也称，存储器储存系统）包括可复写式非挥发性存储 器模块与控制器（也称，控制电路）。通常存储器储存装置是与主机系统一起使用，以使主 机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
[0066] 图IA是根据一范例实施例所示出的主机系统与存储器储存装置。图IB是根据一 范例实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图。图IC是根据一范 例实施例所示出的主机系统与存储器储存装置的示意图。
[0067] 请参照图1A，主机系统1000-般包括电脑1100与输入/输出（input/output,简 称I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器（random access memory, 简称RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图IB 的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图IB所示的装置非限 制输入/输出装置1106,输入/输出装置1106可还包括其他装置。
[0068] 在本发明实施例中，存储器储存装置100是通过数据传输接口 1110与主机系统 1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置 1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例 如，存储器储存装置100可以是如图IB所示的随身碟1212、记忆卡1214或固态硬盘（Solid State Drive，简称SSD) 1216等的可复写式非挥发性存储器储存装置。
[0069] 一般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的 任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来作说明，然而，在本发 明另一范例实施例中主机系统1000可以是数字相机、摄像机、通信装置、音频播放器或视 频播放器等系统。例如，在主机系统为数字相机（摄像机）1310时，可复写式非挥发性存储 器储存装置则为其所使用的SD卡1312、MMC卡1314、记忆棒（memory stick) 1316、CF卡 1318或嵌入式储存装置1320 (如图IC所示）。嵌入式储存装置1320包括嵌入式多媒体卡 (Embedded MMC，简称eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统 的基板上。
[0070] 图2是示出图IA所示的存储器储存装置的概要方块图。
[0071] 请参照图2,存储器储存装置100包括连接接口单元102、存储器控制电路单元104 与可复写式非挥发性存储器模块106。
[0072] 在本范例实施例中，连接接口单元102是相容于序列先进附件（Serial Advanced Technology Attachment,简称SATA)标准。然而，必须了解的是，本发明不限于此，连接接 口单兀102也可以是符合并列先进附件（Parallel Advanced Technology Attachment, 简称PATA)标准、电气和电子工程师协会（Institute of Electrical and Electronic Engineers,简称 IEEE) 1394 标准、高速周边零件连接接口（Peripheral Component Interconnect Express,简称 PCI Express)标准、通用序列总线（Universal Serial Bus, 简称USB)标准、安全数字（Secure Digital,简称SD)接口标准、超高速一代（Ultra High Speed-Ι,简称 UHS-I)接 口标准、超高速二代（Ultra High Speed-II,简称 UHS-II)接口 标准、记忆棒（Memory Stick,简称MS)接口标准、多媒体储存卡（Multi Media Card,简 称MMC)接口标准、炭入式多媒体储存卡（Embedded Multimedia Card,简称eMMC)接口标 准、通用快闪存储器（Universal Flash Storage,简称UFS)接口标准、小型快闪（Compact Flash,简称CF)接口标准、整合式驱动电子接口（Integrated Device Electronics,简称 IDE)标准或其他适合的标准。连接接口单元102可与存储器控制电路单元104封装在一个 芯片中，或者连接接口单元102是布设于一包含存储器控制电路单元104的芯片外。
[0073] 存储器控制电路单元104用以执行以硬件型式或韧体型式实作的多个逻辑闸或 控制指令，并且根据主机系统1000的指令在可复写式非挥发性存储器模块106中进行数据 的写入、读取与抹除等运作。
[0074] 可复写式非挥发性存储器模块106是电性连接至存储器控制电路单元104,并且 用以储存主机系统1000所写入的数据。可复写式非挥发性存储器模块106具有实体抹除 单元304(0)~304(R)。例如，实体抹除单元304(0)~304(R)可属于同一个存储器晶粒 (die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体程序化单元， 并且属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。例如， 每一实体抹除单元是由128个实体程序化单元所组成。然而，必须了解的是，本发明不限于 此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个 实体程序化单元所组成。
[0075] 更具体来说，每一个实体抹除单元包括多条字元线与多条位元线，每一条字元线 与每一位元线交叉处配置有一个记忆胞。每一个记忆胞可储存一或多个位元。在同一个实 体抹除单元中，所有的记忆胞会一起被抹除。在此范例实施例中，实体抹除单元为抹除的最 小单位。也即，每一实体抹除单元含有最小数目的一并被抹除的记忆胞。例如，实体抹除单 元为实体区块。另一方面，同一个字元线上的记忆胞会组成一或多个实体程序化单元。若 每一个记忆胞可储存2个以上的位元，则同一个字元线上的实体程序化单元可被分类为下 实体程序化单元与上实体程序化单元。一般来说，下实体程序化单元的写入速度会大于上 实体程序化单元的写入速度。在此范例实施例中，实体程序化单元为程序化的最小单元。 即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面或是实体扇 (sector)。若实体程序化单元为实体页面，则每一个实体程序化单元通常包括数据位元区 与冗余位元区。数据位元区包含多个实体扇，用以储存使用者的数据，而冗余位元区用以储 存系统的数据(例如，错误校正码)。在本范例实施例中，每一个数据位元区包含32个实体 扇，且一个实体扇的大小为512字节（byte，B)。然而，在其他范例实施例中，数据位元区中 也可包含8个、16个或数目更多或更少的实体扇，本发明并不限制实体扇的大小以及个数。
[0076] 在本范例实施例中，可复写式非挥发性存储器模块106为多阶记忆胞（Multi Level Cell，简称ML0NAND型快闪存储器模块，即一个记忆胞中可储存至少2个位元。然 而，本发明不限于此，可复写式非挥发性存储器模块106也可是单阶记忆胞（Single Level Cell,简称SIX)NAND型快闪存储器模块、复数阶记忆胞（Trinary Level Cell,简称TLC) NAND型快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。
[0077] 图3是根据一范例实施例所示出的存储器控制电路单元的概要方块图。
[0078] 请参照图3,存储器控制电路单元104包括存储器管理电路202、主机接口 204与 存储器接口 206。
[0079] 存储器管理电路202用以控制存储器控制电路单元104的整体运作。具体来说， 存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，此些控制指令 会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路202的操作时， 等同于说明存储器控制电路单元104的操作，以下并不再赘述。
[0080] 在本范例实施例中，存储器管理电路202的控制指令是以韧体型式来实作。例如， 存储器管理电路202具有微处理器单元（未示出）与只读存储器（未示出），并且此些控制 指令是被烧录至此只读存储器中。当存储器储存装置100运作时，此些控制指令会由微处 理器单元来执行以进行数据的写入、读取与抹除等运作。
[0081] 在本发明另一范例实施例中，存储器管理电路202的控制指令也可以程序码型式 储存于可复写式非挥发性存储器模块106的特定区域（例如，存储器模块中专用于存放系 统数据的系统区）中。此外，存储器管理电路202具有微处理器