电子装置及非挥发性存储器装置与编程方法与流程

本发明是有关于一种电子装置，且特别是有关于一种包含非挥发性存储器装置的电子装置与用于编程存储器装置的方法。
背景技术：
：近来，愈来愈多的电子装置整合非挥发性半导体存储器装置。具体地，闪存能够不需电源供应即可保留数据，故有很高的市场需求。为了增加闪存每面积的存储密度，多阶存储单元(multi-levelcell，简称MLC)存储器被提出，其单一个存储器单元可存储多个位的数据。MLC存储器通常使用编程方法定义一个体单元内的多个临界电压，以达到在一个存储器单元内存储多个位数据的能力。一种通常使用的编程方法为增量步长脉冲编程(IncrementalStepPulseProgramming，简称ISPP)。在ISPP方法中，提供至存储器单元的编程电压经由多个增量逐渐地增加，直到编程电压达到足以编程存储器单元至期望状态的位准。在各编程电压提供至存储器单元后，验证电压被提供至存储器单元以决定存储器单元是否已被达到期望状态。因此，在ISPP方法中，闪存装置的各个存储器单元执行重复的编程及验证步骤。然而，为了增进存储器单元的编程准确性，编程电压的增量必须要小。这增加了存储器单元的编程时间。技术实现要素：根据本发明实施例，提出一种存储器装置，包括多个存储器单元及控制电路，控制电路耦接至该些存储器单元。控制电路用以：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；以一期望 位准电压验证该第一组存储器单元及该第二组存储器单元。根据本发明实施例，另提出一种存储器装置的多个存储器单元的编程方法，该方法包括：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；以及以一期望位准电压验证该第一组存储器单元及该第二组存储器单元。根据本发明实施例，另提出一种非挥发性存储媒体，用以有形地存储多个指令。此些指令在被一处理器执行时使得该处理器执行一种存储器装置的多个存储器单元的编程方法，该方法包括：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；以及以一期望位准电压验证该第一组存储器单元及该第二组存储器单元。根据本发明实施例，另提出一种电子装置，包含一存储器装置，该存储器装置包括多个存储器单元及一控制电路，控制电路耦接至该些存储器单元。控制电路用以：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；及以一期望位准电压验证该第一组存储器单元及该第二组存储器单元。根据本发明实施例，另提出一种存储器装置，包括多个存储器单元及一控制电路，控制电路耦接至该些存储器单元。控制电路用以：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单 元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；提供一第一第一组编程电压至该第一组存储器单元，并以一期望位准电压验证该第一组存储器单元；提供一第二第一组编程电压至该第一组存储器单元中具有小于该期望位准电压的电压位准的存储器单元，并以该期望位准电压验证接收该第二第一组编程电压的该些存储器单元；提供一第一第二组编程电压至该第二组存储器单元，并以该期望位准电压验证该第二组存储器单元；及提供一第二第二组编程电压至该第二组存储器单元中具有小于该期望位准电压的电压位准的存储器单元，并以该期望位准电压验证接收该第二第二组编程电压的该些存储器单元，该第一组编程电压大于该第二组存储器单元。根据本发明实施例，另提出一种存储器装置的多个存储器单元的编程方法，该方法包括：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；提供一第一第一组编程电压至该第一组存储器单元，并以一期望位准电压验证该第一组存储器单元；提供一第二第一组编程电压至该第一组存储器单元中具有小于该期望位准电压的电压位准的存储器单元，并以该期望位准电压验证接收该第二第一组编程电压的该些存储器单元；提供一第一第二组编程电压至该第二组存储器单元，并以该期望位准电压验证该第二组存储器单元；以及提供一第二第二组编程电压至该第二组存储器单元中具有小于该期望位准电压的电压位准的存储器单元，并以该期望位准电压验证接收该第二第二组编程电压的该些存储器单元，该第一组编程电压大于该第二组存储器单元。根据本发明实施例，另提出一种非挥发性存储媒体，用以有形地存储多个指令。此些指令在被一处理器执行时使得该处理器执行一种存储器装 置的多个存储器单元的编程方法。该方法包括：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；提供一第一第一组编程电压至该第一组存储器单元，并以一期望位准电压验证该第一组存储器单元；提供一第二第一组编程电压至该第一组存储器单元中具有小于该期望位准电压的电压位准的存储器单元，并以该期望位准电压验证接收该第二第一组编程电压的该些存储器单元；提供一第一第二组编程电压至该第二组存储器单元，并以该期望位准电压验证该第二组存储器单元；以及提供一第二第二组编程电压至该第二组存储器单元中具有小于该期望位准电压的电压位准的存储器单元，并以该期望位准电压验证接收该第二第二组编程电压的该些存储器单元，该第一组编程电压大于该第二组存储器单元。根据本发明实施例，另提出一种电子装置，包含一存储器装置，该存储器装置包括多个存储器单元及一控制电路，控制电路耦接至该些存储器单元。控制电路用以：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；提供一第一第一组编程电压至该第一组存储器单元，并以一期望位准电压验证该第一组存储器单元；提供一第二第一组编程电压至该第一组存储器单元中具有小于该期望位准电压的电压位准的存储器单元，并以该期望位准电压验证接收该第二第一组编程电压的该些存储器单元；提供一第一第二组编程电压至该第二组存储器单元，并以该期望位准电压验证该第二组存储器单元；及提供一第二第二组编程电压至该第二组存储器单元中具有小于该期望位准电压的电压位准的存储器单元，并以该期望位准电压验证接收该第二第二组编程电压的该些存储器 单元，该第一组编程电压大于该第二组存储器单元。为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：附图说明图1绘示依照本发明一些实施例的范例性电子装置的示意图。图2A绘示依照本发明一些实施例的范例性存储器装置的示意图。图2B绘示依照本发明一些实施例的范例性存储器装置的方块图。图3A绘示依照本发明一些实施例的范例性编程机制的示意图。图3B绘示依照本发明一些实施例的范例性编程机制的示意图。图4绘示依照本发明一些实施例的存储器单元的范例性编程方法的流程图。图5绘示依照本发明一些实施例的存储器单元的另一范例性编程方法的流程图。图6绘示依照本发明一些实施例的范例性编程方法的模拟结果的示意图。图7绘示依照本发明一些实施例的范例性编程方法的实验结果的示意图。图8A-图8C绘示依照本发明一些实施例的存储器单元的范例性临界电压分布的示意图。图9A-图9C绘示依照本发明一些实施例的存储器单元的范例性临界电压分布的示意图。【符号说明】1：电子装置10：处理电路12：存储器装置20：存储器单元22：控制电路400～450：步骤500～540：步骤602、604、702、704、706、902、904、906、908、912、914、916、 918、922、924、926、928：曲线800、802、804、806、808：临界电压范围802-1、802-2、804-1、804-2、806-1、806-2、808-1、808-2：边界尾812、814、816：验证电压2202：电源单元2204：存储器接口2206：频率单元2208：缓冲单元2210：状态机W1、W2、W3、W4、W5、W6、W7、W8：临界电压范围δ1、δ2、δ3、δ4、δ5、δ6、δ7、δ8：宽度具体实施方式在本文中，本发明实施例将参照附图作说明。若可能的话，本文中相同的参考数字用来表示相同或相仿的元件。请参照附图，图1绘示范例性的电子装置1。电子装置1包含相互耦接的处理电路10及存储器装置12。存储器装置12可嵌入电子装置1或可与电子装置1分离。举例来说，存储器装置12可为存储卡，可插入电子装置1的卡槽，或从卡槽卸下。电子装置1例如是移动电话、游戏机台、平板、电视、或其他相仿类型的装置。处理电路10例如是中央处理单元(centralprocessingunit，简称CPU)，用于执行计算过程。存储器装置12例如是闪存装置，如NOR或NAND闪存。图2A绘示范例性的存储器装置12。存储器装置12包含多个存储器单元20及控制电路22，控制电路22耦接至存储器单元20。存储器单元20例如是单阶存储单元(single-levelcell，简称SLC)、双阶存储单元(double-levelcell，简称DLC)、三阶存储单元(triple-levelcell，简称TLC)、或一般来说为多阶存储单元(multi-levelcell，简称MLC)。位阶的数量并不受到限制。控制电路22可整合存储器单元20，或与存储器单元20分离，控制电路22被配置以例如编程、抹除、感应存储器单元20的数据。图2B绘示控制电路22的范例性结构的方块图。控制电路22包含电源单元2202、存储器接口2204、频率单元2206、缓冲单元2208、及状态 机2210。电源单元2202被配置以提供电源至控制电路22。存储器接口2204被配置以从主机装置接收数据或指令，主机装置例如是图1的处理电路10。频率单元2206被配置以产生频率信号给控制电路22。缓冲单元2208被配置以存储用于存储器单元20的数据以及组别信息，将在下文说明。缓冲单元2208可包含闩锁装置。状态机2210被配置以执行存储器单元编程任务，将在下文说明。为了说明之故，SLC存储器单元将被使用来解释依据本发明实施例方面的存储器单元的编程。然而，依据本发明实施例也可应用来编程MLC存储器单元。为了编程SLC存储器单元20，各种参数可由控制电路22决定、或由外部电路预先决定后再读入控制电路22。举例来说，用于编程存储器单元20的编程起始电压Vpgm_start以及编程终止电压Vpgm_end可由控制电路22决定、或如上所述可由外部电路决定。基于所决定的编程起始或终止电压，偏压范围Vpgm_range等于(Vpgm_end-Vpgm_start)。假设有N(N为大于1的整数)个验证电压用来完整地编程所有存储器单元20，且偏压步长的斜率为SlopISPP。此N个验证电压包含(N-1)个中间位准验证电压与目标/期望验证电压。最小的偏压步长可被设定为Vpgm_range/2N。编程偏压可依据下式I而被决定：Vpgm(n,latch)=Vpgm_start+Vpgm_range2n*((1-latch(1))*2n-1+(1-latch(2))*2n-2+...+(1-latch(n))*20)]]>其中Vpgm(n，latch)为第n个位准编程偏压，而latch(n)取自每个验证。设假存储器单元的期望状态设在PV(伏特)。第n个位准的验证电压可依据下式II而被决定：nth_verifylevel=PV-SlopeISPP*Vpgm_range*(12n-12N)]]>其中SlopISPP为偏压步长的斜率。现以图3A的一例说明控制电路22如何编程存储器单元20。用于编程存储器单元20的编程起始电压Vpgm_start以及编程终止电压Vpgm_end 例如是由控制电路22决定。在图3A所示的范例中，Vpgm_start设在13伏特，而Vpgm_end设在21伏特，以编程存储器单元20。若0.25伏特选为最小偏压步长而偏压步长的斜率为1，六个验证电压被使用以完整地编程存储器单元20。为了说明，PV设为约0.75伏特。存储器单元20的编程起始自控制电路22提供编程起始电压Vpgm_start(如13伏特)至所有存储器单元20。接着，在第一验证步骤，控制电路22感测存储器单元20并以一第一中间位准验证电压(如-3伏特)验证存储器单元20的电压位准。控制电路22将存储器单元20分为两组。具有小于-3伏特的电压位准的部分存储器单元20被指定为组1。组的数目在图3A中标示为括号。组1的存储器单元会接收第一位准编程电压(此例即为17伏特)以进一步编程。具有等于或大于-3伏特的电压位准的部分存储器单元20被指定为组2。组2的存储器单元会被禁止接收第一位准编程电压(如图3A中所示的“禁止”)。控制电路22提供第一位准编程电压(17伏特)至组1的存储器单元。接着，在第二验证步骤，控制电路22感测所有存储器单元20并以第二中间位准验证电压(如-1伏特)验证组1及组2的电压位准。也就是，以17伏特(组1)及13伏特(组2)编程的存储器单元在一个验证步骤被验证，故减少执行验证的时间并增加存储器单元的验证处理量(throughput)。控制电路22接着将组1存储器单元分为两组。在组1中，具有小于-1伏特的电压位准的此些存储器单元被指定为一个新的组，即组3。组3的存储器单元会接收多个第二位准编程电压的其中一个以进一步编程。再者，在组1中，具有等于或大于-1伏特的电压位准的存储器单元保留在组1。相仿地，在组2中，具有小于-1伏特的电压位准的此些存储器单元被指定为一个新的组，即组4。组4的存储器单元会接收多个第二位准编程电压的其中一个以进一步编程。再者，在组2中，具有等于或大于-1伏特的电压位准的存储器单元保留在组2。控制电路22分别提供第二位准编程电压(19及15伏特)至组3的存储器单元及组4的存储器单元。此时，保留在组1及组2的存储器单元被禁止接收第二位准编程电压(“禁止”)。接着，在第三验证步骤，控制电路22感测所有存储器单元20(组1-4)并以第三中间位准验证电压(如0 伏特)验证存储器单元20的电压位准。以下解释在第三位准验证电压后通过存储器单元20的控制电路22的处理。在组3中，具有小于0伏特的电压位准的此些存储器单元被指定为一个新的组，即组5。组5的存储器单元会接收多个第三位准编程电压的其中一个以进一步编程。再者，具有等于或大于0伏特的电压位准的存储器单元保留在组3。在组1中，具有小于0伏特的电压位准的此些存储器单元被指定为一个新的组，即组6。组6的存储器单元会接收多个第三位准编程电压的其中一个以进一步编程。再者，具有等于或大于0伏特的电压位准的存储器单元保留在组1。在组4中，具有小于0伏特的电压位准的此些存储器单元被指定为一个新的组，即组7。组7的存储器单元会接收多个第三位准编程电压的其中一个以进一步编程。再者，具有等于或大于0伏特的电压位准的存储器单元保留在组4。在组2中，具有小于0伏特的电压位准的此些存储器单元被指定为一个新的组，即组8。组8的存储器单元会接收多个第三位准编程电压的其中一个以进一步编程。再者，具有等于或大于0伏特的电压位准的存储器单元保留在组2。据此，以不同电压编程的四个组的存储器单元是在一个验证步骤中被验证，故减少了执行验证的时间并增加了存储器单元的验证处理量。控制电路22更分别提供第三位准编程电压20、18、16、及14伏特至组5-8的存储器单元。此时，保留在组1-4的存储器单元被禁止接收第三位准编程电压(“禁止”)。接着，在第四验证步骤，控制电路22感测所有存储器单元20并以第四中间位准验证电压(如0.5伏特)验证所有存储器单元20的电压位准(组1-8)。以下解释在第四位准验证电压后通过存储器单元20的控制电路22的处理。在组5，具有小于0.5伏特的电压位准的此些存储器单元被指定为一个新的组，即组9。组9的存储器单元会接收多个第四位准编程电压的其中一个以进一步编程。再者，具有等于或大于0.5伏特的电压位准的存储器单元保留在组5。在组3，具有小于0.5伏特的电压位准的此些存储器单元被指定为一个新的组，即组10。组10的存储器单元会接收多个第四位准编程电压的其中一个以进一步编程。再者，具有等于或大于0.5伏特的电压位准的存储器单元保留在组3。在组6，具有小于0.5伏特的电压位准的此些存储器单元被指定为一个新的组，即组11。组11的存储器单元会接收多个第四位准编程电压的其中一个以进一步编程。再者，具有等于或大于0.5伏特的电压位准的存储器单元保留在组6。在组1，具有小于0.5伏特的电压位准的此些存储器单元被指定为一个新的组，即组12。组12的存储器单元会接收多个第四位准编程电压的其中一个以进一步编程。再者，具有等于或大于0.5伏特的电压位准的存储器单元保留在组1。在组7，具有小于0.5伏特的电压位准的此些存储器单元被指定为一个新的组，即组13。组13的存储器单元会接收多个第四位准编程电压的其中一个以进一步编程。再者，具有等于或大于0.5伏特的电压位准的存储器单元保留在组7。在组4，具有小于0.5伏特的电压位准的此些存储器单元被指定为一个新的组，即组14。组14的存储器单元会接收多个第四位准编程电压的其中一个以进一步编程。再者，具有等于或大于0.5伏特的电压位准的存储器单元保留在组4。在组8，具有小于0.5伏特的电压位准的此些存储器单元被指定为一个新的组，即组15。组15的存储器单元会接收多个第四位准编程电压的其中一个以进一步编程。再者，具有等于或大于0.5伏特的电压位准的存储器单元保留在组8。在组2，具有小于0.5伏特的电压位准的此些存储器单元被指定为一个新的组，即组16。组16的存储器单元会接收多个第四位准编程电压的其中一个以进一步编程。再者，具有等于或大于0.5伏特的电压位准的存储器单元保留在组2。控制电路22继续进行上述的编程及验证过程，直至所有存储器单元20被编程至期望/目标状态，如0.75伏特，如图3A下方所示。如上所述， 以不同电压编程的多组存储器单元在一个验证步骤被验证，故减少了执行验证的时间并增加了存储器单元的验证处理量。再者，在以目标/期望位准验证电压进行验证之前，存储器单元以一个或多个中间位准验证电压而被验证。举例来说，在图3A所示的范例实施例中，在以0.75伏特的目标/期望位准验证电压进行验证之前，存储器单元20以-3、-1、0及0.5伏特的中间验证电压而被验证，此些验证电压可由上式II而被决定。在一些实施例中，控制电路22提供相同的编程起始电压至被指定接收另一编程电压的此些组的各组。举例来说，参照图3B，组1存储器单元被指定接收另一编程电压，而第二次被13伏特编程。相仿地，在被-1伏特验证后，组3及组4被指定接收另一编程电压，而第三次被13伏特编程。此过程可被重复，直至存储器单元被编程至期望位准。举例来说，再参照图3B，在被以期望位准验证时，组9的存储器单元接收13伏特编程电压五次。接着，依据实施例的存储器单元20的编程二分法(dichotomicmethod)，将参照图4的流程图而被解释。于此所用，由于在两选项之间的一选择通常是在各个阶段被决定，编程方法可被称为二分。为了方便，选项被指定为“0”与“1”。请参照图4，在步骤400，数据输入至存储器装置，如图2A的存储器装置12。在步骤402，例如是由控制电路22决定存储器单元20是否需基于输入数据而被编程。若决定不需编程(“1”)，此方法进入步骤404，在步骤404中存储器单元并不接收编程电压。替代地，若决定需要编程(“0”)，此方法进入步骤406，在步骤406中控制器(如控制电路22)控制存储器单元20的编程。举例来说，控制电路22提供初始编程电压(如13伏特)至存储器单元20。在步骤408，在第一验证步骤，控制电路22以第一预设验证电压(如-3伏特)验证存储器单元20的电压位准。若决定存储器单元的电压位准等于或大于第一中间位准验证电压(“1”)，此方法进入步骤410，在步骤410中存储器单元被指定属于一组，如图3A的组2，此组不接收第一位准编程电压(“禁止”)。替代性地，若决定存储器单元的位准小于第一中间位准验证电压(“0”)，存储器单元被指定属于一组，如图3A的组1，而此方法进入步骤412。在步骤412，控 制电路22提供第一位准编程电压(如17伏特)至组1的存储器单元。第一位准编程电压(如17伏特)设定为高于初始编程电压。在步骤414，控制电路22以第二中间位准验证电压(如-1伏特)，对于被第一位准编程电压编程的组1的存储器单元的电压位准进行验证。在步骤416，控制电路22以第二中间位准验证电压(如-1伏特)，对于被第二位准编程电压编程的组2的存储器单元的电压位准进行验证。控制电路22可同时或无特定顺序地依次在步骤414及416执行验证过程。步骤414后，若决定存储器单元的电压位准等于或大于第二中间位准验证电压(“1”)，此方法进入步骤420，在步骤420中存储器单元被指定在一组，如保留在图3A的组1，此组不接收第二位准编程电压(“禁止”)。替代性地，若决定存储器单元的位准小于第二中间位准验证电压(“0”)，存储器单元被指定属于一组，如图3A的组3，而此方法进入步骤418。在步骤418，控制电路22提供第二位准编程电压(如19伏特)至组3的存储器单元。提供至组3的存储器单元的第二位准编程电压设定为高于第一位准编程电压。再者，步骤416后，若决定存储器单元的电压位准等于或大于第二中间位准验证电压(“1”)，此方法进入步骤424，在步骤424中存储器单元被指定为一组，如留在图3A的组2，此组不接收第二位准编程电压(“禁止”)。替代性地，若决定存储器单元的位准小于第二中间位准验证电压(“0”)，存储器单元被指定属于一组，如图3A的组4，而此方法进入步骤422。在步骤422，控制电路22提供第二位准编程电压至组4的存储器单元。提供至组4的存储器单元的第二位准编程电压设定为低于第一位准编程电压，但高于初始位准编程电压。在步骤426、428、430、及432，控制电路22以一第三预设验证电压(如0伏特)，对在步骤418、420、422、及424所获得的此四组存储器单元进行验证。控制电路22可对此些组同时或无特定顺序地依次在步骤414及416执行验证过程。在步骤426、428、430、及432，控制电路22对在步骤418、420、422、及424所获得的此四组存储器单元使用相仿于步骤414及416所使用的验证机制。在步骤426、428、430、及432的验证，致使具有大于或等于0伏特的电压位准的存储器单元维持在先前指定的 组，而不接收第三位准编程电压(“禁止”)。具有小于0伏特的电压位准的存储器单元分别被指定为组5、6、7、及8，以接收另外的编程电压。如图4所示，在步骤434、438、442、及446，控制电路22分别提供多个第三位准编程电压(如20、18、16、及14伏特)至在步骤426、428、430、432所指定的四个组，以接收另外的编程电压，而在步骤426、428、430、432被指定为“禁止”的组，被禁止接收分别在步骤436、440、444、及448的另外的编程电压。请再参照图4，控制电路22继续进行上述的编程及验证过程，直至所有存储器单元被编程至期望/目标状态，如0.75伏特，而在步骤450结束本方法。在一些实施例中，由不同电压编程的存储器单元20可在相同的验证过程中被验证。举侧来说，参照图4，接收17伏特编程电压(步骤412)的存储器单元及接收13伏特编程电压(步骤406)的存储器单元可分别在步骤414及416中被验证。由于多个组皆以-1伏特被验证，此验证可在相同的过程中被执行。相仿地，以不同电压(19、17、15、及13伏特)被编程的四个组可以相同的验证电压(0伏特)同时在步骤426、428、430、及432中被验证。对应地，可减少执行验证的时间并增加将存储器单元编程至期望状态的处理量。图5绘示存储器单元20的另一范例性编程方法的流程图。参照图5，步骤500-524的编程及验证过程分别相仿于图4的步骤400-424所述过程，故有关步骤500-524的详细说明将不提供。步骤500-524被称为第一编程机制5001。在步骤518以19伏特编程的存储器单元此处被称为组A存储器单元。在步骤512以17伏特编程且不接收步骤520的编程电压的存储器单元此处被称为组B存储器单元。在步骤522以15伏特编程的存储器单元此处被称为组C存储器单元。在步骤506以13伏特编程的存储器单元且不接收步骤510及524的编程电压的存储器单元此处被称为组D存储器单元。步骤530-536及步骤540的编程结束点此处被称为第二编程机制5002。组A的存储器单元接收的增量编程电压例如介于19.25至20.75伏特，增量例如为0.25伏特。步骤530及步骤500-524的电压增量不相同。在步 骤530，控制电路22提供初始编程电压(19.25伏特)至组A存储器单元。接着，控制电路22感测组A存储器单元并以一期望存储器状态(如1伏特)验证存储器单元20的电压位准。验证后，控制电路22提供编程电压(19.5伏特)至组A的存储器单元中具有小于期望存储器状态的电压位准的存储器单元，编程电压增量地从初始编程电压以0.25伏特增加。控制电路22接着感测组A存储器单元并以期望存储器状态验证存储器单元20的电压位准。控制电路22重复此些编程及验证过程，以允许所有组A存储器单元达到期望状态。举例来说，最终编程电压设定为20.75伏特。如上所述，在步骤530，编程及验证过程交替地执行。执行于组A的编程及验证过程相仿地执行于组B-D，以允许各对应的组的存储器单元达到期望状态，期望状态在此例中为1伏特。差别在于各组将会具有不同的编程电压范围。举例来说，组B、C及D的编程电压范围分别为17.25-18.75伏特、15.25-16.75伏特、13.25-14.75伏特。所有组的期望存储器状态相同，在此例中期望存储器状态为1伏特。步骤530、532、534、及536可同时被或无特定顺序地依次被执行。在所有存储器单元被验证为达到期望/目前状态后，此过程在步骤540结束。各组的编程电压范围可决定如下：第1组的起始偏压：Vpgm_start；第1组的终止偏压：接近但小于Vpgm_start+Vpgm_range/2m；第2组的起始偏压：Vpgm_start+Vpgm_range/2m+Vstep；第2组的终止偏压：接近但小于Vpgm_start+2*Vpgm_range/2m；第2(m-1)组的起始偏压：Vpgm_start+(2m-2)*Vpgm_range/2m+Vstep；第2(m-1)组的终止偏压：接近但小于Vpgm_start+(2m-1)*Vpgm_range/2m；第2m组的起始偏压：Vpgm_start+(2m-1)*Vpgm_range/2m+Vstep；第2m组的终止偏压：接近但小于Vpgm_end；其中，m为在第二编程机制5002起始时的存储器单元的组数目；Vpgm_start为编程起始电压；Vpgm_end为编程终止电压；Vstep为最小偏压增量；Vpgm_range等于(Vpgm_end-Vpgm_start)。图5包含两部分：包含步骤500-524的第一编程机制5001、及包含步 骤530-540的第二编程机制5002。如上所述，第一编程机制5001相仿于图3及图4的编程机制。在第一编程机制5001，接收多个编程电压的多个存储器单元以不同中间验证电压被验证。举例来说，在第一验证步骤(图4步骤408)，存储器单元可以-3伏特的中间位准验证电压被验证。再者，在第二验证步骤(图4步骤414及416)，存储器单元可以-1伏特的中间位准验证电压被验证。在第二编程机制5002，无论何时存储器单元已被编程，存储器单元以目标或期望验证电压而被验证。举例来说，在步骤530，每次在具有小于期望验证电压的存储器单元被以19.25、19.5、19.75、20、20.25、20.5、20.75伏特的编程电压编程后，组A存储器单元以1伏特的目标或期望验证电压而被验证。在范例性实施例中，存储器单元可被验证七次，但全部以1伏特的目标验证电压进行验证。再者，虽然组A-D的各组具有不同的编程电压范围，此些组全部以相同的目标或期望位准(在此例中为1伏特)进行验证。将如下所述，如图5所示的包含第一编程机制5001及第二编程机制5002的此混合编程方法可减小编程存储器单元的随机电报信号噪声(RandomTelegraphNoise，简称RTN)效应。RTN可影响验证过程并导致组别设定的错误。在第一编程机制5001中，RTN可导致最终编程验证分布的高边界尾(boundarytail)。为了减轻此结果，每个中间验证电压可被降低。举例来说，图5的中间验证电压可定为(-3-VRTN_width/2)and(-1-VRTN_width/2)伏特，其中VRTN_width为RTN的电压范围。再者，在第二编程机制5002中，RTN可导致最终编程验证分布的低边界尾。为了减轻此结果，第二编程机制5002的编程电压范围可被增加。举例来说，步骤530、532、534、及536(图5)的每个编程电压范围可被增加。在一些实施例中，增加的范围应大于VRTN_width。请参照图5，第二编程机制5002被安排在第二验证过程(步骤514及516)且第二编程过程(步骤518、520、522、及524)被完成之后。在一些实施例中，第二编程机制5002可起始于当第二验证机制被完成之后的其他时机。举例来说，第二编程机制可被安排在直接位于步骤510及512之后。在一些实施例中，上述编程方法可使用在SLC存储器装置。编程SLC 存储器装置的规则包含：在以编程起始电压编程后的所有存储器单元的临界电压低于终了目标验证电压、在以编程终止电压编程后的所有存储器单元的临界电压高于终了目标验证电压。在一些实施例中，存储器单元之间的干扰可被视为更加准确地编程存储器单元。在一些实施例中，上述编程方法可使用在MLC存储器装置。为了编程MLC存储器装置，多于一个终了目标验证电压应被决定。编程MLC存储器装置的规则包含：在以编程起始电压编程后的所有存储器单元的临界电压低于最低终了目标验证电压、在以编程终止电压编程后的所有存储器单元的临界电压高于最高终了目标验证电压。在一些实施例中，存储器单元之间的干扰可被视为更加准确地编程存储器单元。在一些实施例中，上述编程方法可由控制器实施，例如控制电路22。在一些实施例中，上述编程方法可由指令实现并由处理器执行。此些指令存储在非挥发性存储媒体中。图6绘示依据本发明一些实施例的范例性编程方法的模拟结果。曲线602表示上述参照图3A及图4的二分编程方法，曲线604表示上述参照图5的混合编程方法的模拟结果。仿真结果显示曲线602的临界电压(thresholdvoltage，简称VT)分布宽于曲线604的VT分布，表示RTN在曲线602中比在曲线604中有较大的影响。图7绘示依照本发明一些实施例的范例性编程方法的实验结果。图7的曲线702、704、706表示二分编程方法、混合编程方法、及ISPP方法。曲线702代表以二分编程方法编程的存储器单元具有较少的干扰，相符于图6(曲线602)的仿真结果。曲线704代表以混合编程方法编程的存储器单元具有中等的干扰且较不受RTN影响。曲线706代表以ISPP方法编程的存储器单元具有最高的干扰且具有相似于曲线704的RTN效应。在一些实施例中，混合编程方法可改善的编程处理量在SLC约为30-50％、在DLC约为55-90％、在三位准体单元(triplelevelcell，简称TLC)约为90-120％。在一些实施例中，RTN与编程变动可在决定编程与验证电压中被考虑。图8A绘示存储器单元20具有宽度为W伏特的范例性临界电压范围800，此些存储器单元20已被编程起始电压(如图4步骤406或图5步骤 506)编程。参照图8A，水平轴表示存储器单元的临界电压，垂直轴表示存储器单元的数量。临界电压范围800包含组A存储器单元的具有临界电压范围W1的第一范围802、组B存储器单元的具有临界电压范围W2的第二范围804、组C存储器单元的具有临界电压范围W3的第三范围806、组D存储器单元的具有临界电压范围W4的第四范围808。不考虑RTN及编程电压变动，第一范围802、第二范围804、第三范围806、及第四范围808各者的宽度可相等。也就是，W1＝W2＝W3＝W4＝l/4W。验证电压812、814、及816设定为均等地分割临界电压范围800为第一范围802、第二范围804、第三范围806、及第四范围808。然而，当RTN及编程电压变电被考虑时，各个电压范围包含高边界尾及低边界尾。一个范例显示在图8B中，图8B的坐标系统相同于图8A的坐标系统。举例来说，参照图8B，第一范围802包含宽度为δ0伏特的低边界尾802-1及宽度为δ1伏特的高边界尾802-2；第二范围804包含宽度为δ1伏特的低边界尾804-1及宽度为δ2伏特的高边界尾804-2；第三范围806包含宽度为δ2伏特的低边界尾806-1及宽度为δ3伏特的高边界尾806-2；第四范围808包含宽度为δ3伏特的低边界尾808-1及宽度为δ4伏特的高边界尾808-2。对应地，第一、第三、第三、及第四范围802、804、806、808的宽度分别变为δ0+W1+δ1，δ1+W2+δ2，δ2+W3+δ3，andδ3+W4+δ4。如图8B所示，范围802、804、806、808的各个与至少一邻近范围重叠。在一些实施例中，δ0、δ1、δ2、δ3、及δ4可通过测量存储器单元20的低边界尾及高边界尾或经由模拟而被决定。在一些实施例中，边界尾的数据库可被建立以帮助决定存储器单元的边界尾。在一些实施例中，边界尾可具有以下关系：δ2≥δ1≈δ3≥δ0≈δ4，这关系是基于双边对称。在RTN及编程变动被考虑后，若体单元组A-D的各个具有相同的编程范围，组ISPP编程可大约同时停止。以下等式可使用于图8C中决定最佳的中间位准验证电压822、824、826：W5+W6+W7+W8＝(Pgmmax-Pgmmin)·Slope＝W1+W2+W3+W4，及δ0+W5+δ1＝δ1+W6+δ2＝δ2+W7+δ3＝δ3+W8+δ4，其中，W5、W6、W7、W8分别为组A-D存储器单元的最佳临界电压 范围；Pgmmax为最大编程电压；Pgmmin为最小编程电压；Slope为编程函数的斜率。此些最佳验证电压822、824、826可使用于如图3-图5所示的编程及验证机制，以改善编程存储器单元20的准确性与速度。图9A绘示RTN与编程变动不存在的理想情况下范例性存储器单元临界电压的附图。请参照图9A，水平轴表示存储器单元的临界电压，垂直轴表示存储器单元的数量。曲线902、904、906、908分别表示组A、B、C、D存储器单元在编程后的临界电压范围。如图9A所示，由于没有RTN与编程变动，故曲线902、904、906、908中没有低及高边界尾。图9B绘示RTN与编程变动存在的情况下范例性存储器单元临界电压的附图，其中此些存储器单元并非以最佳验证电压被验证。请参照图9B，图9B的坐标系统相同于图9A的坐标系统。曲线912、914、916、918分别表示组A、B、C、D存储器单元在编程后的临界电压范围。如图9B所示，由于验证电压没有被优化，存储器单元的组别指定可能不正确，故存储器单元可能会不正确地被编程。这导致如曲线912、914、916、918所显示之宽的临界电压范围，从而增加编程存储器单元的时间。图9C绘示RTN与编程变动存在的情况下范例性存储器单元临界电压的附图，其中此些存储器单元以最佳验证电压被验证。请参照图9C，图9C的坐标系统相同于图9A的坐标系统。曲线922、924、926、928分别表示组A、B、C、D存储器单元在编程后的临界电压范围。由于验证电压被优化电压验证，存储器单元的组别指定的准确性可增加，故存储器单元可更有效率性被编程。如图9C所示，临界电压范围窄于图9B所示的临界电压范围，表示可降少编程存储器单元的时间。综上所述，虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明。本发明所属
技术领域：
中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。当前第1页1 2 3