一种与ddr3和ddr3l内存兼容的电路的利记博彩app
【技术领域】
[0001]本实用新型涉及一种用于工业计算机兼容性方面的工业主板与内存兼容电路。
【背景技术】
[0002]随着社会不断进步和发展，伴随着科技产品的要求不断向前进步，同时，也伴随着对工业电脑的功能要求越来越高。工业电脑的功能要求不同，必然引起工业电脑的配置要求不同。工业主板与内存条是工业电脑配置中必不可少主要部件。然而，市面上有1.5V供电的DDR3内存条，和1.35V供电的DDR3L内存条。但由于工业主板只能单一支持DDR3内存条或者只能单一支持DDR3L内存条，导致给终端客户在使用过程中带来极其不方便。
【实用新型内容】
[0003]有鉴于此，本实用新型要解决的技术问题是提供一种提高同一工业主板均能支持DDR3内存条和DDR3L内存条所使用兼容性的工业主板与内存兼容电路。
[0004]本实用新型解决上述技术问题所采用一种与DDR3和DDR3L内存兼容的电路，其包括主控芯片电路，内存条供电电路，所述的主控芯片电路与内存条供电电路之间设置有用于将1.5V内存条与1.35V内存条之间切换的内存供电电压反馈配置电路。
[0005]依据上述主要技术特征，所述内存供电电压反馈配置电路包括MOS管Ql，M0S管Q2，MOS管Q3，电容Cl;连接于MOS管Q2引脚2端与MOS管Q3引脚3端之间的电阻R4，M0S管Q3引脚2端接地，连接于MOS管Q3引脚3端上电阻R3，该电阻R3另一端接地，连接于MOS管Q3引脚3端与电阻R3之间的内存供电电压反馈配置信号端，连接于内存供电电压反馈配置信号端上的电阻R5，该电阻R5另一端接地;连接于MOS管Ql引脚3端上的电阻R2，所述MOS管Q2引脚I端与MOS管Q3引脚I端的形成的共有端，此共有端连接于MOS管Q3引脚I端与电阻R2之间，该电阻R2另一端接电压VCC3 ;M0S管Q3引脚2端接地;连接于MOS管Q3引脚I端上的电阻Rl，该电阻Rl另一端连接有主控芯片电路输出控制信号端;所述的电容Cl连接于MOS管Ql引脚I端与电阻Rl之间的，该电容Cl另一端接地；当主控芯片电路输出控制信号端为高电平，通过电阻Rl，电容Cl延时，将MOS管Ql导通，MOS管Q2，MOS管Q3截止;此时电阻R3与电阻R5串联，VCC_DDR通过电阻R3，电阻R5分压得到VSET_FB信号给到电源芯片电路，电源芯片电路根据VSET_FB调整内存供电为1.5V的DDR3内存条的支持；当主控芯片电路输出控制信号端低电平，通过电阻R1，电容Cl延时，将MOS管Ql截止，MOS管Q2，M0S管Q3导通，此时电阻R4与电阻R5并联，再与电阻R3串联，VCC_DDR通过电阻R3，电阻R4与电阻R5并联后分压得到VSET_FB信号给到电源芯片电路，电源芯片电路根据VSET_FB调整内存供电为1.35V的DDR3L内存条的支持。
[0006]依据上述主要技术特征，所述主控芯片电路包括芯片Ul，电阻R6，电容C5，电容C6;电阻R6—端与芯片Ul相互连接；电容C6—端与芯片Ul相互连接，电阻R6与电容C6共有一端，电容C6另一端接地;所述的电阻R6另一端与电容C5—端连接，该电容C5另一端接地。
[0007]依据上述主要技术特征，所述内存条供电电路包括芯片U2，电阻R7，电阻R8，电阻R9，电阻RlO，电容C2，电容C3，电容C4，电容C7，电感LI ；所述的电阻R7—端与芯片U2连接，电阻R7另一端接5VSB端，电阻R8另一端接地；所述的电阻R9—端与芯片U2连接，电阻R9另一端与电容C3—端连接，所述的电容C2另一端接地;电容C3另一端接地;电感LI一端与芯片U2连接，所述的电容C4，电容C7，电阻RlO并联连接之后，与电感LI另一端连接。
[0008]本实用新型的有益效果:因所述的主控芯片电路与内存条供电电路之间设置有用于将1.5V内存条与1.35V内存条之间切换的内存供电电压反馈配置电路。该内存供电电压反馈配置电路通过控制MOS管Ql导通，MOS管Q2，M0S管Q3截止，或者MOS管Ql截止，MOS管Q2，MOS管Q3导通方式，实现在1.5V的DDR3内存条和1.35V的DDR3L内存条之间切换，使得主控芯片电路分别给1.5V的DDR3内存条和1.35V的DDR3L内存条供电，从而达到增强同一工业主板支持DDR3内存条和DDR3L内存条使用的兼容性的目的。
[0009]下面结合附图和实施例，对本实用新型的技术方案做进一步的详细描述。
【附图说明】
[0010]图1是本实用新型的工业主板与内存兼容电路的方框示意图；
[0011]图2是本实用新型中主控芯片电路的电路示意图；
[0012]图3是本实用新型中内存供电电压反馈配置电路的电路示意图；
[0013]图4是本实用新型中内存条供电电路的电路示意图。
【具体实施方式】
[0014]为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0015]请参考图1至图4所示，下面结合实施例说明一种与DDR3和DDR3L内存兼容的电路，其包括主控芯片电路，内存条供电电路，内存供电电压反馈配置电路；内存条供电电路的一端与主控芯片电路相互连接，而内存条供电电路的另一端与内存供电电压反馈配置电路。
[0016]所述的主控芯片电路与内存条供电电路之间设置有用于将1.5V内存条与1.35V内存条之间切换的内存供电电压反馈配置电路。所述内存供电电压反馈配置电路包括MOS管Ql，M0S管Q2，M0S管Q3，电容Cl ；连接于MOS管Q2引脚2端与MOS管Q3引脚3端之间的电阻R4，MOS管Q3引脚2端接地，连接于MOS管Q3引脚3端上电阻R3，该电阻R3另一端接地，连接于MOS管Q3引脚3端与电阻R3之间的内存供电电压反馈配置信号端，连接于内存供电电压反馈配置信号端上的电阻R5，该电阻R5另一端接地;连接于MOS管Ql引脚3端上的电阻R2，所述MOS管Q2引脚I端与MOS管Q3引脚I端的形成的共有端，此共有端连接于MOS管Q3引脚I端与电阻R2之间，该电阻R2另一端接电压VCC3 ;M0S管Q3引脚2端接地;连接于MOS管Q3引脚I端上的电阻Rl，该电阻Rl另一端连接有主控芯片电路输出控制信号端;所述的电容Cl连接于MOS管Ql引脚I端与电阻Rl之间的，该电容Cl另一端接地。
[0017]所述主控芯片电路包