将基于电路延迟的物理不可克隆功能(puf)应用于基于存储器的puf的掩蔽操作以抵抗入 ...的利记博彩app
【技术领域】
[0001]本发明是关于使用物理不可克隆功能(PUF)唯一地识别存储器装置或存储器装置集成到其中的装置。
【背景技术】
[0002]物理不可克隆功能(PUF)提供基于物理组件的固有变化而唯一地识别硬件装置的机制。在制造多个芯片时，复杂的半导体制造工艺引入超出设计者的控制的轻微变化。举例来说，即使两个芯片是由相同的硅晶片制成，但经设计成相同的电路径将可能在宽度上相差数纳米;硅表面中的微观差异将诱发线曲率中的几乎轻微的变化。因为这些唯一特性是不可控制的且是物理装置固有的，所以量化它们可产生固有识别符。已经基于电路延迟中的硅变化的勘测及分析而提出若干不同类型的PUF，例如基于环形振荡器的PUF、仲裁器PUF及基于路径延迟分析的PUF。
[0003]一个PUF利用静态随机存取存储器(SRAM)的未初始化的加电状态以产生识别“指纹”。然而，SRAM PUF容易受到克隆攻击。
[0004]因此，一般来说，需要提高当前SRAMPUF设计的安全性以抵抗克隆攻击及入侵攻击。
【发明内容】
[0005]提供可被唯一地识别同时能抵抗克隆攻击的电子装置(例如，处理器、处理电路、存储器、可编程逻辑阵列、芯片、半导体、存储器等)。所述电子装置可在所述电子装置内包含充当第一物理不可克隆功能(PUF)的多个存储器单元。在一个实例中，所述第一物理不可克隆功能可使用一或多个存储器单元的未初始化的存储器单元状态作为对挑战的响应。另夕卜，所述电子装置内的多个基于电路延迟的路径可实施第二物理不可克隆功能。在一个实例中，所述多个基于电路延迟的路径可为环形振荡器且所述第二物理不可克隆功能可接收从所述多个环形振荡器选择两个环形振荡器且使用所述两个环形振荡器之间的频率差分作出响应的挑战。
[0006]通信接口可用来从外部服务器接收挑战。处理电路可耦合到所述通信接口、所述多个存储器单元及所述多个基于电路延迟的路径，其中所述处理电路经调适以通过使用来自第二物理不可克隆功能的第一响应进行以下操作而将所述挑战应用于第一物理不可克隆功能(a)掩蔽/暴露输入到第一物理不可克隆功能的挑战，(b)产生输入到第一物理不可克隆功能的挑战，或(c)掩蔽从第一物理不可克隆功能输出的响应。通信接口可经调适以将来自第一物理不可克隆功能的第二响应发送所述外部服务器。另外，可将第一响应从第二物理不可克隆功能发送到外部服务器。在一个实例中，所述外部服务器可包含用于第一物理不可克隆功能的第一挑战及响应数据库及用于第二物理不可克隆功能的第二挑战及响应数据库，其中外部服务器将挑战发送到电子装置且基于所述第二响应而认证或识别电子目.Ο
[0007]在一个实例中，所述挑战可包含用于第一物理不可克隆功能的第一挑战及用于第二物理不可克隆功能的第二挑战。在一个实施方案中，所述第一挑战可为由对第二挑战的预期响应掩蔽的挑战。在另一实施方案中，所述第一挑战可在所述第一物理不可克隆功能进行处理之前由来自所述第二物理不可克隆功能的第一响应修改。
[0008]在另一实例中，所接收的挑战可由所述第二物理不可克隆功能使用以产生所述第一响应，所述第一响应随后由所述第一物理不可克隆功能用作第二挑战以产生所述第二响应。
[0009]在又另一实例中，所述挑战可包含用于所述第一物理不可克隆功能的第一挑战及用于所述第二物理不可克隆功能的第二挑战，所述第二挑战由所述第二物理不可克隆功能使用以产生所述第一响应，所述第一响应用于掩蔽来自所述第一物理不可克隆功能的第二响应。来自所述第二物理不可克隆功能的第一响应可散列以获得中间响应。随后可使用所述中间响应掩蔽所述第二响应。
[0010]在其它情况下，可接收所述挑战以作为以下各者中的至少一者的部分:电子装置的认证过程、电子装置的识别过程，及/或电子装置内的密钥产生过程。
[0011]在一些实施方案中，所述电子装置可先前已接收一或多个挑战且在预部署或制造阶段期间提供(例如，到数据收集器)一或多个对应响应。
[0012]另外，可(a)在接收挑战之前，或(b)与发送第二响应同时地将预先存储的装置识别符从电子装置发送到外部服务器，其中所述装置识别符唯一地识别电子装置。
[0013]还提供数据收集器装置，其在电子装置的预部署或制造阶段期间获得(例如，接收或指派)与电子装置相关联的装置识别符。数据收集器装置可随后产生及发送一或多个挑战到电子装置。因此，数据收集器装置可从电子装置接收一或多个响应，所述一或多个响应包含由电子装置中的两种或更多种相异类型的物理不可克隆功能产生的特性信息。所述装置识别符、挑战及对应响应经存储以用于电子装置的后续认证。此过程可针对多个电子装置中的每一者重复。应注意，发送到电子装置的挑战可对于所有装置都相同、可针对每一电子装置随机产生，及/或可为可能的挑战的子集。
[0014]类似地，提供认证装置，其基于来自相异类型的物理不可克隆功能的响应而认证电子装置。所述认证装置接收与电子装置相关联的装置识别符。其随后将一或多个挑战发送到电子装置。作为响应，所述认证装置从所述电子装置接收一或多个响应，所述一或多个响应包含由所述电子装置中的两种或更多种相异类型的物理不可克隆功能产生的特性信息。可使用电子装置识别符识别电子装置专有的预先存储的响应。随后可通过进行比较预先存储的响应及电子装置的所接收的一或多个响应而认证所述电子装置。所述挑战可选自先前从电子装置获得其响应的多个挑战。可已在电子装置的制造阶段或预部署阶段获得预先存储的响应。可在发送一或多个挑战之前接收所述装置识别符。可与接收所述一或多个响应一起接收所述装置识别符。
[0015]所述挑战可包含用于第一物理不可克隆功能的第一挑战及用于第二物理不可克隆功能的第二挑战。所述第一挑战可为由对第二挑战的预期响应掩蔽的挑战。所述一或多个挑战可包含用于第一物理不可克隆功能的第一挑战及用于第二物理不可克隆功能的第二挑战，所述一或多个响应包含来自第一物理不可克隆功能的第一响应及来自第二物理不可克隆功能的第二响应，如果所述第一响应匹配对应于所述第一挑战的第一预先存储的响应且所述第二响应匹配对应于所述第二挑战的第二预先存储的响应，那么成功地认证所述电子装置。
[0016]所述一或多个挑战包含用于第一物理不可克隆功能的第一挑战及用于第二物理不可克隆功能的第二挑战，所述一或多个响应包含来自第一物理不可克隆功能的第一响应及来自第二物理不可克隆功能的第二响应。另外，可通过使用第二响应暴露所述第一挑战而获得中间挑战。可将所接收的第一响应与和所述中间挑战相关联的预先存储的响应进行比较。
[0017]在又另一实例中，所述一或多个挑战包含用于第二物理不可克隆功能的第一挑战，所述一或多个响应包含来自第一物理不可克隆功能的第一响应。可通过检索对应于第一挑战的预先存储的中间响应而获得中间挑战。可将所接收的第一响应与对应于所述中间挑战的预先存储的中间响应进行比较。
[0018]在又另一实例中，所述一或多个挑战包含用于第一物理不可克隆功能的第一挑战及用于第二物理不可克隆功能的第二挑战，所述一或多个响应包含第一响应。可通过使用对应于第二挑战的预先存储的第二响应暴露第一响应而获得中间响应。将所述中间响应与和所述第一挑战相关联的预先存储的响应进行比较。
【附图说明】
[0019]图1是说明基于SRAMPUF及基于电路延迟的PUF产生用于存储器装置的响应的唯一映射的示范性方式的框图。
[0020]图2是说明使用用于存储器装置的先前获得的特性响应验证或识别特定存储器装置的示范性方式的框图，其组合SRAM PUF及基于电路延迟的PUF。
[0021]图3是说明可如何组合SRAMPUF及电路延迟PUF以防止攻击者能够克隆存储器装置的第一实例的框图。
[0022]图4是说明可如何组合SRAMPUF及电路延迟PUF以防止攻击者能够克隆存储器装置的第二实例的框图。
[0023]图5是说明可如何组合SRAMPUF及电路延迟PUF以防止攻击者能够克隆存储器装置的第三实例的框图。
[0024]图6是说明可如何组合SRAMPUF及R0 PUF以防止攻击者能够克隆存储器装置的第四实例的框图。
[0025]图7是说明根据一个实例的数据收集器装置的框图。
[0026]图8说明在用于从电子装置获得特性信息的数据收集器装置中操作的方法。
[0027]图9是说明经调适以基于来自每一电子装置内的多个物理不可克隆功能的响应而认证电子装置的示范性认证装置的框图。
[0028]图10说明在用于基于来自多个物理不可克隆功能的响应而认证电子装置的认证装置中操作的方法。
[0029]图11是说明具有多个物理不可克隆功能的示范性电子装置的框图。
[0030]图12说明在电子装置中操作的用于使用认证装置基于来自多个物理不可克隆功能的响应认证自身的方法。
【具体实施方式】
[0031]在以下描述中，给出具体细节以提供对本发明的各种方面的彻底理解。然而，所属领域的技术人员应理解，可以在不具有这些具体细节的情况下实践所述方面。举例来说，可以框图展示电路以便避免以不必要的细节混淆所述方面。在其它情况下，可不详细展示众所周知的电路、结构和技术以便不混淆本发明的方面。
[0032]本文中使用词“示范性”意指“充当实例、例子或说明”。本文中描述为“示范性”的任何实施方案或方面未必应解释为比本发明的其它方面优选或有利。同样，术语“方面”不要求本发明的所有方面包含所论述的特征、优点或操作模式。
[0033]概述
[0034]一个特征实现通过组合静态随机存取存储器(SRAM)PUF及基于电路延迟的PUF(例如，环形振荡器(R0) PUF、仲裁器PUF等)而产生唯一识别符。SRAM PUF自身可容易受到使用缺陷分析工具(例如，聚焦离子束(FIB))的克隆攻击。因此，基于电路延迟的PUF可用于隐藏对SRAM PUF的挑战及/或来自SRAM PUF的响应，进而阻止攻击者能够克隆存储器装置的响应。
[0035]组合SRAM及基于电路延迟的物理不可克隆功能(PUF)
[0036]物理不可克隆功能(PUF)是采用电路内的制造工艺变化来获得唯一识别符的挑战-响应机制。在一个实例中，通过电路