一种调试系统的利记博彩app
【技术领域】
[0001]本发明涉及系统故障诊断技术领域，特别是涉及一种调试系统。
【背景技术】
[0002]随着系统芯片结构的日益复杂化，对系统进行故障诊断和分析的难度也越来越高。尤其在系统出现故障的同时出现系统的主时钟信号也停止的情况下，系统的调试变得更为艰难。一方面，主时钟信号的停止可能导致系统出现故障时的状态信号无法得到保持，另一方面，即使系统出现故障时的状态信号得到了保持，系统却无法将这些状态信号输出以作为诊断分析的依据。
[0003]因此，需要提供一种新的调试系统，确保系统出现故障时的状态信号得以输出，从而提闻系统调试的效率和准确性。
【发明内容】
[0004]本发明解决的技术问题是提供一种新的调试系统，确保系统出现故障时的状态信号得以输出，从而提高系统调试的效率和准确性。
[0005]本发明的实施例提供了一种调试系统，所述调试系统包括:第一处理器、调试器和至少一个应用子系统，其中:所述第一处理器的主时钟信号接口通过倍频电路和实时时钟信号源连接；所述调试器分别与所述第一处理器以及所述至少一个应用子系统中的调试访问接口连接，适于从所述第一处理器接收调试控制信号，并从所述至少一个应用子系统获取状态信号。
[0006]可选地，所述应用子系统还包括:总线监视器，所述总线监视器与所述应用子系统的调试访问接口连接，适于提供所述应用子系统的总线状态信号。
[0007]可选地，所述总线监视器包括AHB总线监视器和AXI总线监视器中的至少一种。
[0008]可选地，所述应用子系统还包括:休眠监视器，所述休眠监视器与所述应用子系统的调试访问接口连接，适于提供休眠状态时的所述应用子系统的状态信号。
[0009]可选地，所述应用子系统还包括:电源管理单元，所述电源管理单元与所述应用子系统的调试访问接口连接，适于根据所述第一处理器的控制信号对电源管理单元的硬件资源进行配置。
[0010]可选地，所述应用子系统还包括:第二处理器，所述第二处理器与所述应用子系统的调试访问接口连接，适于发送应用子系统的状态信号和中断信号。
[0011]可选地，所述中断信号为所述第二处理器中的看门狗程序在所述第二处理器中发生软件故障时产生的，适于保留所述软件故障时应用子系统的状态信号。
[0012]可选地，所述应用子系统还包括:存储器监视器，所述存储器监视器与所述应用子系统的调试访问接口连接，适于提供所述存储器的状态信号。
[0013]可选地，所述第一处理器可以通过所述调试器分别向所述至少一个应用子系统发送软重启信号。
[0014]可选地，所述第一处理器为ARM处理器。
[0015]可选地，所述调试器为JTAG调试器。
[0016]与现有技术相比，本发明的技术方案具有以下优点:
[0017]在上述技术方案中，所述第一处理器的主时钟信号接口通过倍频电路和实时时钟信号源连接，由于实时时钟信号源一直处于工作状态，因此，所述第一处理器的主时钟信号也一直处在工作状态，且相对于所述至少一个应用子系统的时钟信号而独立存在，也就是说，无论所述至少一个应用子系统是否出现故障，所述第一处理器的主时钟信号都将不受影响。那么当某个应用子系统出现故障时，所述第一处理器仍然可以通过所述调试器和所述出现故障的应用子系统中的调试访问接口连接，将所述出现故障的应用子系统的状态信号读出，并根据所述状态信号对故障进行调试和分析。上述技术方案可以确保系统出现故障时的状态信号得以输出，从而提高系统调试的效率和准确性。
【附图说明】
[0018]图1是本发明实施例中一个调试系统的结构示意图；
[0019]图2是本发明实施例中另一个调试系统的结构示意图；
[0020]图3是本发明实施例中第一处理器与实时时钟信号源的连接关系示意图；
[0021]图4是本发明实施例中总线监视器的结构示意图。
【具体实施方式】
[0022]为使本领域技术人员更好地理解和实现本发明，以下参照附图，通过具体实施例进行详细说明。
[0023]图1是本发明实施例中一个调试系统的结构示意图。
[0024]请参考图1，所述调试系统包括:第一处理器100、调试器200和至少一个应用子系统 300。
[0025]所述处理器100和调试器200连接，所述调试器200和所述至少一个应用子系统300连接。具体地，所述调试器200可以通过所述至少一个应用子系统300的调试访问接口和所述至少一个应用子系统300连接。
[0026]在本发明的实施例中，所述调试系统可以仅包括一个应用子系统，以对一个应用系统进行调试，在本发明的其他实施例中，所述调试系统也可以包括多个应用子系统300，例如应用子系统1、应用子系统2、应用子系统3……应用子系统n，也就是说，所述调试系统可以对多个应用子系统进行调试。具体地，多个应用子系统对所述调试器200进行分时复用。
[0027]为了简化说明，下面主要以图2中仅包含一个应用子系统的调试系统为例对本发明的技术方案进行说明。
[0028]在图2中，所述第一处理器100和调试器200连接，所述调试器200与应用子系统300的调试访问接口 310连接。也就是说，所述第一处理器100通过所述调试器200间接地和所述应用子系统300的调试访问接口 310连接，所述第一处理器100通过所述调试器200往所述应用子系统300的调试访问接口 310发送调试控制信号。另外，所述第一处理器100通过所述调试器200从所述应用子系统300的调试访问接口 310接收所述应用子系统300的状态信号。
[0029]所述调试器200作为中间连接结构，一方面将所述第一处理器100的调试控制信号传输至所述应用子系统300的调试访问接口 310，另一方面将所述应用子系统300的调试访问接口 310提供的状态信号传输至所述第一处理器100。
[0030]具体地，在本发明的实施例中，所述第一处理器100可以为ARM处理器，所述调试器200可以为JTAG调试器。在本发明的其他实施例中，所述第一处理器100也可以采用其他可适用的处理器结构，所述调试器200也可以采用其他可使用的中间连接结构。
[0031]需要说明的是，请参考图3，在本发明的实施例中，所述第一处理器100的主时钟信号接口通过倍频电路400和实时时钟信号源500连接。也就是说，所述第一处理器100的主时钟信号是来源于实时时钟信号源500。例如，当所述实时时钟信号源产生32k的实时时钟信号，而所述第一处理器100的主时钟信号要求为4M，那么可以通过所述倍频电路400将所述32K的实时时钟信号转换为4M的主时钟信号。具体地，所述倍频电路400可以通过RC振荡来实现倍频。
[0032]值得注意的是，实时时钟信号源500可以一直处于工作状态，而所述第一处理器100的主时钟信号来源于所述实时时钟信号源500，那么，所述第一处理器100的主时钟信号也可以一直保持在工作状态，且相对于所述应用子系统300的时钟信号而独立存在。也就是说，无论所述应用子系统300是否出现故障，所述第一处理器100的主时钟信号都将不受影响。
[0033]那么当应用子系统