似装置呈现其逻辑真或逻辑假状态时，这里分别使用术语“有效”或“设置”和“取消(negate)”(或者“无效”或“清除”)。如果逻辑真状态是逻辑电平一，则逻辑假状态是逻辑电平零。如果逻辑真状态是逻辑电平零，则逻辑假状态是逻辑电平一。
[0044]本领域技术人员将意识到，逻辑块之间的边界仅是示范性的，替选实施例可以合并逻辑块或电路元件，或者赋予各种逻辑块或电路元件替代的功能分解。因此将理解，这里描绘的架构仅是示例性的，实际上可以实施实现相同功能的许多其它架构。类似地，任何实现相同功能的组件布置是有效“关联”的，从而获得所期望的功能。因此，组合来实现特定功能的任何两个组件可以看作彼此“关联”以获得期望功能，而与架构或中间组件无关。类似地，如此关联的任何两个组件也可以看作彼此“操作上连接”或“操作上耦合”以实现期望功能。
[0045]此外，本领域技术人员将意识到，上述操作之间的边界仅是示范性的。多个操作可以合并成单个操作，单个操作可以分布在附加操作中，操作可以时间上至少部分交迭地执行。此外，替选实施例可包括特定操作的多个实例，操作的顺序可以在各种其它实施例中发生改变。
[0046]还例如，在一个实施例中，所示示例可以实施为位于单个集成电路上或同一器件内的电路系统。替选地，示例可以实施为以适当方式彼此互连的任意数量的独立集成电路或独立器件。
[0047]在权利要求中，措辞“包括”或“具有”不排除除了权利要求中列出的元件或步骤之外其它元件或步骤的存在。此外，在这里使用时，术语“一”或“一个”定义为一个或多于一个。此外，诸如“至少一个”和“一个或多个”的引导性短语在权利要求中的使用不应解释为暗示通过不定冠词“一”或“一个”引入的另一权利要求元素将包含这种引入的权利要求元素的任何特定权利要求限制到仅含有一个这种元素的发明，即使同一权利要求包括引导性短语“一个或多个”、“至少一个”以及诸如“一”、“一个”的不定冠词。这同样适用于定冠词的使用。除非另外说明，否则诸如“第一”和“第二”的术语用于这种术语描述的元素之间的任意区分。因此，这些术语不一定旨在表明这种元素的时间或其它优先级。某些度量描述于相互不同权利要求中的事实不表明这些度量的组合不能被有利地使用。
【主权项】
1.一种真随机数生成器TRNG，包括: 一个或多个振荡器；以及 输出寄存器，其连接到所述一个或多个振荡器以用于存储随机数输出， 其中，所述一个或多个振荡器中的每一个接连以自由运行振荡阶段和捕获阶段激活，在所述捕获阶段期间振荡器是静止的，且 其中，所述输出寄存器在每个振荡器的所述捕获阶段期间锁住在所述振荡器的振荡阶段的末尾处或附近的所述振荡器的末尾状态，且随机数是从所述锁住的末尾状态得到的。
2.如权利要求1所述的TRNG，其中，所述一个或多个振荡器中的每个振荡器是环形振荡器，所述环形振荡器具有串联连接在振荡器输入和振荡器输出之间的奇数个反相器、以及从所述振荡器输出到所述振荡器输入的反馈回路。
3.如权利要求2所述的TRNG，其中，所述反相器是在所述捕获阶段期间具有高阻抗的三态反相器。
4.如权利要求1所述的TRNG，还包括: 信号处理器，其由控制信号控制以用于锁住所述一个或多个振荡器的所述末尾状态并将所选择的末尾状态应用到所述输出寄存器，且 其中，控制信号控制所述一个或多个振荡器的振荡阶段和捕获阶段。
5.如权利要求4所述的TRNG，其中，所述输出寄存器是串行输入寄存器，所述信号处理器将所述一个或多个振荡器的所述锁住的末尾状态施加到所述输出寄存器。
6.如权利要求5所述的TRNG,其中,所述一个或多个振荡器包括一对振荡器,所述信号处理器将所述一对振荡器中的振荡器的所述锁住的末尾状态交替地施加到所述串行输入寄存器。
7.如权利要求4所述的TRNG，其中，所述一个或多个振荡器包括多个振荡器，所述输出寄存器包括并行输入寄存器，所述信号处理器将所述振荡器的所述锁住的末尾状态并行施加到所述并行输入寄存器的输入。
8.如权利要求7所述的TRNG，其中，所述多个振荡器包括多对振荡器，其中所述信号处理器将每对振荡器中的振荡器的所述锁住的末尾状态交替地施加到所述输出寄存器的相应并行输入。
9.一种真随机数生成器TRNG，包括: 至少一对振荡器；以及 输出寄存器，用于存储随机数输出， 其中，所述一对振荡器中的每个振荡器接连以自由运行振荡阶段和捕获阶段激活，在所述捕获阶段期间振荡器是静止的，且 其中，所述输出寄存器接连在所述一对振荡器中的每个振荡器的捕获阶段期间锁住在所述振荡器的振荡阶段的末尾处或附近的所述振荡器的末尾状态，并且从所述锁住的末尾状态得到所述随机数输出。
10.如权利要求9所述的TRNG，其中，所述振荡器是环形振荡器，所述环形振荡器具有串联连接在振荡器输入与振荡器输出之间的奇数个反相器、以及从所述振荡器输出到所述振荡器输入的反馈回路。
11.如权利要求10所述的TRNG，其中，所述反相器是在所述捕获阶段期间呈现高阻抗的三态反相器。
12.如权利要求9所述的TRNG，还包括: 信号处理器，其连接在所述振荡器和所述输出寄存器之间，其中控制信号控制所述振荡器的振荡阶段和捕获阶段，并且其中所述信号处理器由所述控制信号控制以用于锁住所述振荡器的末尾状态并将所选择的末尾状态施加到所述输出寄存器。
13.如权利要求12所述的TRNG，其中，所述输出寄存器是串行输入寄存器，所述信号处理器将所述一对振荡器中的振荡器的所述锁住的末尾状态交替地施加到所述串行输入寄存器。
14.如权利要求12所述的TRNG，其中，所述至少一对振荡器包括多对振荡器，其中所述输出寄存器是具有多个输入的并行输入寄存器，所述信号处理器将所述振荡器的所述锁住的末尾状态并行施加到所述并行输入寄存器的输入。
15.一种生成真随机数TRN的方法，包括: 接连以自由运行振荡阶段和捕获阶段激活一个或多个振荡器，在所述捕获阶段期间振荡器是静止的；以及 在所述或每个振荡器的捕获阶段期间在输出寄存器中锁住在所述振荡器的振荡阶段的末尾处或附近的所述振荡器的末尾状态，并且从所述锁住的末尾状态得到TRN输出。
16.如权利要求15所述的方法，其中，所述或每个振荡器是环形振荡器，所述环形振荡器具有串联连接在振荡器输入和振荡器输出之间的奇数个反相器、以及从所述振荡器输出到所述振荡器输入的反馈回路。
17.如权利要求16所述的方法，其中，所述反相器是在所述捕获阶段期间呈现高阻抗的三态反相器。
18.如权利要求15所述的方法，其中，控制信号控制所述或每个振荡器的振荡阶段和捕获阶段，并且其中由所述控制信号控制的信号处理器锁住所述或每个振荡器的末尾状态并将所选择的末尾状态施加到所述输出寄存器。
19.如权利要求18所述的方法，具有至少一对所述振荡器，其中所述输出寄存器是串行输入寄存器，并且其中所述信号处理器将所述一对振荡器中的振荡器的所述锁住的末尾状态交替地施加到所述串行输入寄存器。
20.如权利要求18所述的方法，具有多个所述振荡器，其中所述输出寄存器是具有多个输入的并行输入寄存器，并且其中所述信号处理器将所述振荡器的所述锁住的末尾状态并行施加到所述并行输入寄存器的输入。
【专利摘要】一种具有重复激活的振荡器的真随机数生成器，具有一个或多个振荡器以及用于存储随机数输出的输出寄存器。所述振荡器中的每一个接连以自由运行振荡阶段和捕获阶段激活，在所述捕获阶段期间振荡器是静止的。所述输出寄存器在每个振荡器的所述捕获阶段期间锁住在所述振荡器的振荡阶段的末尾处或附近的该振荡器的末尾状态。所述随机数输出是从所锁住的末尾状态得到的。
【IPC分类】G06F7-58
【公开号】CN104572014
【申请号】CN201310481382
【发明人】梅汪生, 王洋, 吴建舟, 肖严
【申请人】飞思卡尔半导体公司
【公开日】2015年4月29日
【申请日】2013年10月15日
【公告号】US20150106415