一种集成电路版图精确定位短路点的方法与流程

本发明涉及电子设计自动化EDA技术领域，特别是涉及一种集成电路版图精确定位短路点的方法。

背景技术：

近年来，集成电路技术一直按照“摩尔定律”向前发展。随着工艺不断向纳米级迈进，集成电路版图的规模急剧膨胀。设计人员在集成电路版图设计过程中可能引入各种错误，短路就是常见的一种连接错误。

短路是指本应属于两个线网的导体被错误的连接在了一起，成为一个线网。例如，一条短路路径是从一个文本标记（A）出发，经过若干图形，到达另一不同名的文本标记（B）。如果文本标记本身没有错误，可以确定线网A和B之间的短路是真实存在的。当短路路径较短时，设计人员很容易确定短路是由哪个图形造成的。但是对于长的、复杂的短路，特别是与电源和地线等有关的短路，设计人员只知道短路发生在A到B的路径上的某一点。要找到这个短路点，必须沿短路路径逐一排查。当有大量短路时，耗时较多。如果验证工具能够帮助设计人员缩小排查范围，找到可疑的短路点，无疑将提高设计效率。

技术实现要素：

为了解决现有技术存在的不足，本发明的目的在于提供一种集成电路版图精确定位短路点的方法，利用同一线网具有的多个文本标记，在同一线网上找出多条短路路径，并把短路路径的交集作为疑似短路点，帮助用户缩小查找范围。

为实现上述目的，本发明提供的集成电路版图精确定位短路点的方法，包括以下步骤：

1）对版图的相关图层和文本层进行处理，生成连接图；

2）采用最短路径算法形成短路路径；

3）计算各短路路径的交集，得到疑似短路点。

进一步地，所述步骤1）进一步包括以下步骤：对版图的相关图层和文本层进行处理，形成由多个独立的连通子图构成的连接图；将文本标记与图形间的连接关系加入到连接图。

进一步地，所述对版图的相关图层和文本层进行处理是采用扫描线算法。

进一步地，所述步骤2）进一步包括以下步骤：采用Dijkstra算法以连通子图为单位进行计算，每次处理一个连通子图，形成多条连接不同文本标记的最短路径。

更进一步地，所述步骤3）进一步包括以下步骤：利用逻辑与操作得到各路径的交集；将出现频率高的点，作为疑似短路点。

本发明在电子设计自动化EDA技术领域中提供集成电路版图精确定位短路点的方法，利用同一线网通常有多个文本标记这一重要条件，在同一线网上找出多条短路路径，并把短路路径的交集作为疑似短路点，帮助用户缩小查找范围，找到可疑的短路点，提高了设计人员的设计效率。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的集成电路版图精确定位短路点的方法流程图；

图2为根据本发明的带约束条件的逻辑与示意图；

图3为根据本发明的两条平行导线发生短路时利用多个文本标记确定短路点示意图；

图4为根据本发明的三条平行导线发生短路时利用多个文本标记确定短路点示意图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

图1为根据本发明的集成电路版图精确定位短路点的方法流程图，下面将参考图1，对本发明的集成电路版图精确定位短路点的方法进行详细描述。

首先，在步骤101，先进行线网提取生成连接图，即根据工艺确定的图层间连接规则（例如metal1和metal2通过via1进行连接）把版图中的导体划分成若干个连通集，每个连通集是一个线网，同时要记录图形间的直接连接关系，这就形成了一个连接图G(V, E)，其中，V是图形的集合，E是图形间直接连接关系的集合，每个线网是一个连通分图，不同线网互不连通。

利用文本标记对线网命名，根据工艺确定的文本对应规则（例如指定metal1层图形接受metal1_txt层的文本）找出文本标记与图形的对应关系，若一个文本标记位于一个图形的内部，则该图形所在的线网获得文本标记的名字，该文本标记与图形构成直接连接关系。

本发明中，采用适当的算法（例如扫描线算法）对整个版图的所有相关图层和文本层进行处理，得到所有图形间的直接连接关系，形成连接图G(V, E)。文本标记与图形间的连接关系也加入连接图。此连接图由多个独立的连通子图构成，每个连通子图为一个线网。当发生短路时，本来互不连通的多个线网被错误的连接成了一个线网。如果一个线网中存在不同名的文本标记，则该线网发生了短路。只需要对发生短路的线网进行处理。

在步骤102，采用最短路径算法形成短路路径，对于有两个以上不同名文本的短路线网，采用某种最短路径算法找出连接不同名文本的最短路径；

最短短路算法以线网即连通子图为单位进行计算，每次处理一个连通子图。在该连通子图中，采用适当的最短路径算法查找短路路径。为本发明的目的，需要形成多条连接不同文本标记的最短路径，这是一个多源最短路径问题，可以采用Dijkstra算法。

在步骤103，计算各短路路径的交集得到疑似短路点，当两个不同名文本标记间形成短路路径时，仅凭一条短路路径无法确定真正的短路点。但是如果有多个文本标记，形成多条短路路径，利用逻辑与操作得到各路径的交集，则短路点一定出现在各路径的交集，即它们的公共部分。特别是，如果两个线网只有一个短路点，那么所有连接这两个线网的短路路径必然都经过这一点。如果发生短路的情况比较严重，例如短路点不止一个，或者三个以上的线网短路，可能不会出现一个所有短路路径都经过的短路点，但是可以找到出现频率相对较高的位置点，作为疑似短路点。

图2为根据本发明的带约束条件的逻辑与操作示意图，如图2所示，本发明的带约束条件的逻辑与（AND）操作，该逻辑与（AND）操作可以选出重叠程度为特定值的图形区域，重叠的图形数代表重叠程度。例如：（重叠程度指重叠的图形数，如公式下边解释中所提到的4个图形数）

common_metal = GEOM_AND (metal > 3) (1)

上式metal为输入图层（金属线），一个图层包含若干个图形（多边形）。common_metal为输出图层。上式所述运算的功能是，找出metal层上至少4个图形重叠的区域，把这些区域形成图形输出到common_metal层。

图3为根据本发明的两条平行导线发生短路时利用多个文本标记确定短路点示意图，如图3所示，图3（a）有左右两条垂直放置的导线，左侧导线放置两个文本标记A，右侧导线只放置了一个文本标记B。若设计人员误用一条水平放置的导线短接了两条导线，则形成一个短路。短路查找模块可以找到两条短路路径，分别从左上侧和左下侧文本标记A出发，经由水平导线，到达右上侧的B。利用逻辑与操作得到这两条短路路径的交集（阴影部分），包括水平导线和右侧B导线的上部，这就是本发明所述的短路点。该短路点虽然不能精确定位短路位置，但可以帮助设计人员缩小查找范围。

如果在右侧导线的下部增加一个文本标记B，则至少可找到两条连接A与B的短路路径，均经过水平导线，如图3（b）。这种情形找到的短路点更加精确。如果导线很长，则可明显缩短设计人员解决短路的时间。通常，对于这种较长的导线（例如ROM存储器的数据线），至少应在同一导线上相距较远的两个位置各放置一个文本标记。对于电源和地线，应在多个位置分散放置文本标记。如果设计人员遵循这一规则，当发生短路时，本发明的方法可以帮助设计人员更快速定位和解决短路。通常，为了识别方便，设计人员会在较大的线网上放置多个文本标记。因此，本发明要求的条件通常是具备的。

图4为根据本发明的三条平行导线发生短路时利用多个文本标记确定短路点示意图，如图4所示，一个三条平行导线短路的情形，图中每条导线两端各放置一个文本标记。短路查找模块至少可找到4条短路路径，即A（上）-B（上），A（下）-B（下），B（上）-C（上），B（下）-C（下）等。也可能出现A（上）-B（下）等组合，但对短路点的定位无实质影响。对两条A-B短路路径和两条B-C短路路径分别计算交集，得到短路点如图中阴影部分。

本发明的集成电路版图精确定位短路点的方法，利用同一线网的多个文本标记，在同一线网上找出多条短路路径，并把短路路径的交集作为疑似短路点，帮助用户缩小查找范围。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。