零温度系数电流源的利记博彩app
【技术领域】
[0001] 本实用新型涉及电流源，尤其涉及到零温度系数电流源。
【背景技术】
[0002] 为了减少温度对输出电流的影响，设计了零温度系数电流源。
【发明内容】
[0003] 本实用新型旨在提供一种零温度系数电流源。
[0004] 零温度系数电流源，包括第一电阻、第一 NPN管、第二NPN管、第二电阻、第三NPN 管、第三电阻、第四NPN管、第一 PMOS管、第二PMOS管、第四电阻、第五电阻、第五NPN管、第 六电阻、第六NPN管、第七电阻、第七NPN管、第三PMOS管、第四PMOS管、第一运算放大器、 第八NPN管、第八电阻、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS 管、第一 NM0S管、第二NM0S管和第九电阻：
[0005] 所述第一电阻的一端接电源电压VCC，另一端接所述第一 NPN管的基极和集电极 和所述第三NPN管的基极和所述第四NPN管的基极；
[0006] 所述第一 NPN管的基极和集电极接在一起再接所述第一电阻的一端和所述第三 NPN管的基极和所述第四NPN管的基极，发射极接所述第二NPN管的基极和集电极；
[0007] 所述第二NPN管的基极和集电极接在一起再接所述第一 NPN管的发射极，发射极 接地；
[0008] 所述第二电阻的一端接电源电压VCC，另一端接所述第三NPN管的集电极；
[0009] 所述第三NPN管的基极接第一电阻的一端和所述第一 NPN管的基极和集电极和所 述第四NPN管的基极，集电极接所述第二电阻的一端，发射极接所述第四电阻的一端和所 述第二PMOS管的漏极；
[0010] 所述第三电阻的一端接电源电压VCC，另一端接所述第四NPN管的集电极；
[0011] 所述第四NPN管的基极接所述第一电阻的一端和所述第一 NPN管的基极和集电极 和所述第三NPN管的基极，集电极接所述第三电阻的一端，发射极接所述第九PMOS管的漏 极和所述第一 NM0S管的栅极和所述第二NM0S管的栅极和漏极；
[0012] 所述第一 PMOS管的栅极和漏极接在一起再接所述第二PMOS管的源极和所述第四 PMOS管的栅极，源极接电源电压VCC ;
[0013] 所述第二PMOS管的栅极接所述第三PMOS管的栅极和漏极和所述第七NPN管的集 电极，漏极接所述第三NPN管的发射极和所述第四电阻的一端，源极接所述第一 PMOS管的 栅极和漏极和所述第四PMOS管的栅极；
[0014] 所述第四电阻的一端接所述第三NPN管的发射极和所述第二PMOS管的漏极，另一 端接所述第五电阻的一端和所述第六电阻的一端和所述第一运算放大器的正输入端；
[0015] 所述第五电阻的一端接所述第四电阻的一端和所述第六电阻的一端和所述第一 运算放大器的正输入端，另一端接所述第五NPN管的基极和集电极和所述第六NPN管的基 极；
[0016] 所述第五NPN管的基极和集电极接在一起再接所述第五电阻的一端和所述第六 NPN管的基极，发射极接地；
[0017] 所述第六电阻的一端接所述第四电阻的一端和所述第五电阻的一端和所述第一 运算放大器的正输入端，另一端接所述第六NPN管的集电极和所述第七NPN管的基极；
[0018] 所述第六NPN管的基极接所述第五电阻的一端和所述第五NPN管的基极和集电 极，集电极接所述第六电阻的一端和所述第七NPN管的基极，发射极接所述第七电阻的一 端；
[0019] 所述第七电阻的一端接所述第六NPN管的发射极，另一端接地；
[0020] 所述第七NPN管的基极接所述第六电阻的一端和所述第六NPN管的集电极，集电 极接所述第二PMOS管的栅极和所述第三PMOS管的栅极和漏极，发射极接地；
[0021] 所述第三PMOS管的栅极和漏极接在一起再接所述第二PMOS管的栅极和所述第七 NPN管的集电极，源极接所述第四PMOS管的漏极；
[0022] 所述第四PMOS管的栅极接所述第二PMOS管的源极和所述第一 PMOS管的栅极和 漏极，漏极接所述第三PMOS管的源极，源极接电源电压VCC ;
[0023] 所述第一运算放大器的正输入端接所述第四电阻的一端和所述第五电阻的一端 和所述第六电阻的一端，负输入端接所述第五PMOS管的栅极和漏极和所述第六PMOS管的 栅极，输出端接所述第八NPN管的基极；
[0024] 所述第八NPN管的基极接所述第一运算放大器的输出端，集电极接所述第一运算 放大器的负输入端和所述第五PMOS管的栅极和漏极和所述第六PMOS管的栅极，发射极接 所述第八电阻的一端；
[0025] 所述第八电阻的一端接所述第八NPN管的发射极，另一端接地；
[0026] 所述第五PMOS管的栅极和漏极接在一起再接所述第一运算放大器的负输入端和 所述第八NPN管的集电极和所述第六PMOS管的栅极，源极接电源电压VCC ;
[0027] 所述第六PMOS管的栅极接所述第五PMOS管的栅极和漏极和所述第一运算放大器 的负输入端和所述第八NPN管的集电极，漏极作为电流输出端101，源极接电源电压VCC ;
[0028] 所述第七PMOS管的栅极接所述第八PMOS管的栅极和漏极和所述第九PMOS管的 栅极和所述第一 NM0S管的漏极，漏极作为电流输出端102,源极接电源电压VCC ;
[0029] 所述第八PMOS管的栅极和漏极接在一起再接所述第七PMOS管的栅极和所述第九 PMOS管的栅极和所述第一 NM0S管的漏极，源极接电源电压VCC ;
[0030] 所述第九PMOS管的栅极接所述第七PMOS管的栅极和所述第八PMOS管的栅极和 漏极和所述第一 NM0S管的漏极，漏极接所述第四NPN管的发射极和所述第一 NM0S管的栅 极和所述第二NM0S管的栅极和漏极，源极接电源电压VCC ;
[0031] 所述第一 NM0S管的栅极接所述第四NPN管的发射极和所述第九PMOS管的漏极和 所述第二NM0S管的栅极和漏极，漏极接所述第七PMOS管的栅极和所述第八PMOS管的栅极 和漏极和所述第九PMOS管的栅极，源极接所述第九电阻的一端；
[0032] 所述第二NM0S管的栅极和漏极接在一起再接所述第一 NM0S管的栅极和所述第四 NPN管的发射极和所述第九PMOS管的漏极，源极接地；
[0033] 所述第九电阻的一端接所述第一 NM0S管的源极，另一端接地。
[0034] 所述第一电阻、所述第一 NPN管、所述第二NPN管、所述第二电阻和所述第三NPN 管以及所述第三电阻和所述第四NPN管构成启动电路部分，从电源电压VCC依次第一电阻、 所述第一 NPN管、所述第二NPN管形成电流，然后通过所述第一 NPN管镜像给所述第三NPN 管和所述第四NPN管；所述第五电阻、所述第五NPN管、所述第六电阻、所述第六NPN管、所 述第七电阻构成基准电压源的核心部分，基准电压
m为 所述第六NPN管和所述第五NPN管的发射极面积比值；启动电路提供启动电流后，电压基准 源正常工作后，由于所述第三NPN管的发射极电压升高，所述第三NPN管的发射极就不会有 电流流出，所述第七NPN管和所述第三PMOS管构成电压基准源正常工作后反馈到基准电压 源核心部分的工作电流，通过所述第三PMOS管镜像给所述第二PMOS管；所述第一 PMOS管 和所述第四PMOS管是为了减少电源电压VCC分别对所述第二PMOS管和所述第三PMOS管 的影响，也即是提高了基准电压源的电源抑制比；所述第一运算放大器和所述第八NPN管 构成跟随器，所述第一运算放大器的正输入端接基准电压VREF，所述第一运算放大器的负 输入端的电压也为VREF，在所述第八电阻上产生电流，电流等于VREF/R121，这个电流再通 过所述第五PMOS管镜像给所述第六PMOS管输出电流101 ;通过设置所述第八电阻为正温 度系数的基区BASE电阻，在电阻上产生出负温度系数的电流再通过镜像给所述第六PM0S 管漏极输出101 ;通过所述第一 NPN管镜像给所述第四NPN管的电流作为启动电流传到所 述第二NM0S管再通过镜像给所述第一 NM0S管；在所述第九电阻上的电压为所述第二NM0S 管的阈值电压，阈值电压是和绝对温度成正比的，同时再设置所述第九电阻为负温度系数 的多晶