基于功能安全的高完整性plc控制器的制造方法
【技术领域】
[0001]本发明涉及一种基于功能安全的尚完整性PLC控制器，具体为基于功能安全的尚完整性PLC控制器的体系结构及实现方法。
【背景技术】
[0002]随着紧急停车系统、过程停车系统、火气系统和燃烧管理系统等领域对功能安全要求的不断提高，功能安全PLC的应用越来越广泛，功能安全PLC (安全可编程系统)指的是在自身或外围元器件或执行机构出现故障时，依然能正确响应并及时切断输出的可编程系统。与普通PLC不同，安全PLC不仅可提供普通PLC的功能，更可实现安全控制功能，符合国际电工委员会61511以及61508等控制系统安全相关部件标准的要求。
[0003]采用基于功能安全的高完整性PLC的行业包括铁路、石油化工行业、电厂、焚烧处理、机械行业、锅炉控制和燃烧控制等领域。
【发明内容】
[0004]本发明解决的技术问题是设计一种基于功能安全高完整性PLC控制器，用于关键控制系统和高安全要求的领域，提高系统的可靠性和安全性。
[0005]为了实现上述目的，本发明的具体技术方案包括:基于SIL3等级的双CPU和可编程逻辑器件实现10lD和loo2D表决结构的高完整性PLC控制器，包括:
[0006]10lD表决结构中，控制器使用单CPU即能够达到SIL3等级，另外一个CPU用来实现控制器间的通信，10lD表决结构的双控制器间可以实现冗余表决；
[0007]控制器使用双CPU可以实现loo2D表决，当其中一个CPU出现故障时能够自动降级实现10lD表决，不影响控制器的功能安全完整性等级；
[0008]控制器loo2D表决结构中，当主从CPU对通过双口 RAM的交互数据进行CRC校验出现不一致时，CPU会对计算结果进行处理，使控制器不会因为数据的错误出现危险失效。
[0009]基于可编程逻辑器件实现的双口 RAM和背板通信电路作为黑通道，不会因为可编程逻辑器件的故障导致控制器出现危险失效。
[0010]CPU采用内建自检测算法在系统上电初始化时对动态随机存储器进行数据校验，验证动态随机存储是否能够正常读写数据；对于磁性随机存储器和串行接口存储器电路，CPU能够通过CRC算法对数据进行校验，保证掉电非易失存储器能够正确存储数据。
[0011]支持冗余的双以太网设计，基于安全通信协议实现以太网通信，以太网的接口芯片内置TCP/IP协议，在设计上降低了对CPU资源的占用率，以太网接口芯片与CPU之间通过标准的SRAM接口连接，简化了硬件电路，控制器上电初始化时能够对以太网接口芯片通过SRAM接口进行数据读写测试，验证其功能的正常，保证以太网能够正常工作。
[0012]包含多种串行通信总线，总线间相互独立，能够同时工作，按照通信速度分为高速串行总线和低速串行总线，所有串行通信总线支持冗余，所述多串行总线有两种操作模式，步骤如下:
[0013]I)控制器读操作:所有读操作都由命令帧和数据帧组成，控制器发送命令帧，从站模块返回应答数据帧；
[0014]2)控制器写操作:由命令帧、数据帧和从站模块返回值组成，控制器发送命令帧和数据帧，从站模块根据命令返回相应的返回值。
[0015]背板通信电路通过可编程逻辑器件实现，控制器CPU与可编程逻辑器件配合实现背板通信数据的收发，可编程逻辑器件对背板通信的数据包进行收发控制，既能实现背板通信的高速准确收发，又能降低背板通信时对CPU资源的占用率。
[0016]背板通信数据缓存电路的双口 RAM通过可编程逻辑器件实现，既能够实现数据的缓存又能够发挥可编程逻辑器件的高速和逻辑的并行运行特性，实现对数据包的传输与控制，CPU对可编程逻辑器件的发送使能寄存器进行写操作后，可编程逻辑器件将缓存中的数据通过背板总线发送给模块；当可编程逻辑器件通过背板总线接收到完整的数据包后，可编程逻辑器件通过中断机制请求CPU读取缓存中的数据。
[0017]背板地址电路的恒流源由控制器提供，支持冗余，两路恒流源使能控制分别由控制器的两个CPU控制，CPU能够通过恒流源使能端口选择打开或者关闭恒流源；通过检测背板上地址检测电阻左端与地之间的电压能够确定控制器所在背板的槽号，为避免地址检测错误的发生，在检测背板地址前，先检测地址检测电阻两端的压差，该压差为固定值，当该压差在规定范围内时，再确定控制器所在背板槽号。
[0018]除背板地址检测外，控制器还带有背板地址奇偶校验电路，将地址奇偶校验与背板地址检测结果进行对比，进一步确定地址检测是否正确。
[0019]控制器插入可靠性检测电路，控制器上的背板连接器两端分别有插入标识，当控制器可靠插入时，两个检测标识位端口都为低电平，当控制器出现未可靠插入时，会有高电平检测端口标识出现，控制器通过检测标识位状态能够确定模块的插入状态，确保控制器能够正常工作。
[0020]电路设计中采用SIL3等级电源控制器为CPU供电，其他电源电路在设计中增加电源状态监控设计，确保控制器不会因为电源故障而降低控制器的安全完整性等级。控制器双CPU电源电路相互独立，分别使用SIL3电源控制器设计，该设计能够对CPU各路电源进行监控和故障诊断，电源控制器带有看门狗，能够实时监测CPU是否工作正常。其他电源电路设计有电源监控功能，CPU通过A/D能够对各路电压进行实时监控，当某一路电源出现异常时，控制器能够及时检测到，避免危险发生。
[0021]状态指示，作为控制器运行状态的指示单元，能够显示控制器的当前状态，电路设计基于CPLD实现，降低电路设计复杂度，增加使用的灵活性。
【附图说明】
[0022]图1高完整性PLC控制器硬件结构图。
[0023]图2电源电路原理框图。
[0024]图3 CPU与可编程逻辑器件接口电路框图。
[0025]图4控制器与背板接口电路框图。
【具体实施方式】
[0026]结合附图1-4，对本发明做进一步的详细说明。
[0027]一种基于功能安全的高完整性PLC控制器，包括:
[0028]-CPU单元，包括两个SIL3等级的CPU，是高完整性PLC控制器的核心部分，双CPU分为主CPU和从CPU，双CPU通过双口 RAM进行数据交互，能够实现10lD和loo2D的通道表决，该单元的双CPU分别与各自的RAM电路、FLASH电路、通信等电路结合，完成逻辑的执行、数据的计算及以太网和功能安全背板的通信功能；
[0029]-存储单元，包括暂存电路和掉电非易失电路两部分，暂存电路包括动态随机存储电路、双口 RAM，其中动态随机存储电路作为高完整性PLC控制器的内存使用，暂存控制器逻辑执行过程中的过程数据；双口 RAM的功能基于可编程逻辑器件实现，双口 RAM具有两个功能，分别为:作为双CPU通信的数据传输通道，进行数据的交互；背板通信过程中作为背板通信数据的缓存；掉电非易失电路包括磁性随机存储器和串行接口存储器电路两部分，磁性随机存储器电路主要用来存储高完整性PLC控制器运行操作系统时所需要的文件系统程序；串行接口存储器用来存储系统配置