低压差线性稳压电路的利记博彩app
【技术领域】
[0001]本发明涉及电子领域，尤其涉及一种低压差线性稳压电路。
【背景技术】
[0002]与现有技术相比,低压差线性稳压电路(Low Dropout Regulator, LD0)是降压型直流线性稳压器，随着SOC (System on Chip,片上系统)技术的发展,其在计算机、通讯、仪器仪表、消费类电子、摄像监控等行业应用无处不在。虽然与DC-DC开关电压转换器相比，LDO的效率低一些，但是它具有外围元件少、纹波小、噪声低、芯片面积小、电路结构简单等优点，所以LDO在电源管理类芯片中一直占有很大的比重。
[0003]随着集成度的提高，越来越多的LDO作为SOC芯片的子模块给某个关键的模块供电而集成到该SOC芯片中，而功能强大的SOC芯片中集成多个LDO模块给不同的模块供电已很普遍了。同时随着SOC系统的工作频率不断提高，其中的数字电路带来电源干扰也越来越严重，这就需要LDO有高速瞬态响应速度、高输出电压控制精度、高PSRR、低噪声等性能要求。
[0004]如图1所示，现有LDO电路包括:误差放大器EA、调整管MP、第一电阻Rl和第二电阻R2。所述误差放大器的第一输入端适于输入基准电压Vref,第二输入端连接第一电阻Rl的第一端和第二电阻R2的第一端，输出端连接调整管MP的栅极。第二电阻R2的第二端接地。调整管MP为PMOS管，调整管MP的源极适于输入电源电压，漏极连接第一电阻的第一端。
[0005]但是，现有LDO容易出现输出端VOUT输出的信号不稳定。
【发明内容】
[0006]本发明解决的问题是现有低压差线性稳压电路容易出现输出信号不稳。
[0007]为解决上述问题，本发明提供一种低压差线性稳压电路，包括:误差放大器、第一电阻、第二电阻、第一电流镜电路、第一 NMOS管、第二 NMOS管、第三NMOS管、第一 PMOS管和第二电流镜电路；
[0008]所述误差放大器的第一输入端适于输入基准电压，第二输入端连接所述第二电阻的第一端和第一电阻的第二端；
[0009]所述第一电流镜电路的第一端适于输入第一电压，所述第一电流镜电路的第二端适于输入所述第一电压，所述第一电流镜电路的第三端连接所述第三NMOS管的漏极，所述第一电流镜电路的第四端连接所述第一 NMOS管的漏极、第一 NMOS管的栅极和第一 PMOS管的栅极；
[0010]所述第三NMOS管的源极适于输入第二电压，所述第三NMOS管的栅极连接所述第一 PMOS管的漏极、第二电流镜电路的第三端和第二 NMOS管的漏极；
[0011 ] 所述第二电流镜电路的第一端适于输入所述第一电压，所述第二电流镜电路的第二端适于输入所述第一电压；
[0012]所述第一 PMOS管的源极适于输入所述第一电压；
[0013]所述第一 NMOS管的源极适于输入所述第二电压；
[0014]所述第二 NMOS管的栅极连接所述误差放大器的输出端，所述第二 NMOS管的源极适于输入所述第二电压；
[0015]所述第一电阻的第一端连接所述第二电流镜电路的第四端；
[0016]所述第二电阻的第二端适于输入所述第二电压；
[0017]所述第一电压的电压值大于所述第二电压的电压值。
[0018]与现有技术相比，本发明提供的低压差线性稳压电路可以提高次极点的频率，使得次极点与主极点距离变大，从而输出稳定信号。
【附图说明】
[0019]图1是现有低压差线性稳压电路的结构示意图；
[0020]图2是本发明实施例1的低压差线性稳压电路的结构示意图；
[0021]图3是本发明实施例2的低压差线性稳压电路的一结构示意图；
[0022]图4是本发明实施例2的低压差线性稳压电路的另一结构示意图。
【具体实施方式】
[0023]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0024]如图2所示，本发明实施例1提供一种低压差线性稳压电路，包括:误差放大器EA、第一电阻R1、第二电阻R2、第一电流镜电路1、第一 NMOS管丽1、第二 NMOS管丽2、第三NMOS管丽3、第一 PMOS管MPl和第二电流镜电路2。
[0025]所述误差放大器EA的第一输入端适于输入基准电压Vref，第二输入端连接所述第二电阻R2的第一端和第一电阻Rl的第二端。
[0026]所述第一电流镜电路I的第一端适于输入第一电压VCC,所述第一电流镜电路I的第二端适于输入所述第一电压VCC，所述第一电流镜电路I的第三端连接所述第三NMOS管丽3的漏极，所述第一电流镜电路I的第四端连接所述第一 NMOS管丽I的漏极、第一 NMOS管丽I的栅极和第一 PMOS管MPl的栅极。
[0027]所述第三匪OS管丽3的源极适于输入第二电压GND，所述第三NMOS管丽3的栅极连接所述第一 PMOS管MPl的漏极、第二电流镜电路2的第三端和第二 NMOS管丽2的漏极。
[0028]所述第二电流镜电路2的第一端适于输入所述第一电压VCC，所述第二电流镜电路2的第二端适于输入所述第一电压VCC。
[0029]所述第一 PMOS管MPl的源极适于输入所述第一电压VCC。
[0030]所述第一 NMOS管丽I的源极适于输入所述第二电压GND。
[0031]所述第二 NMOS管MN2的栅极连接所述误差放大器EA的输出端，所述第二 NMOS管丽2的源极适于输入所述第二电压GND。
[0032]所述第一电阻Rl的第一端连接所述第二电流镜电路2的第四端。
[0033]所述第二电阻R2的第二端适于输入所述第二电压GND。
[0034]所述第一电压的电压值大于所述第二电压的电压值。
[0035]所述基准电压Vref可以由带隙基准源或其他基准源提供。
[0036]所述第一 PMOS管MPl工作在饱和区，从而增大跨导。
[0037]所述第一电流镜电路I的第四端的电流值与第三端的电流值的比值可以大于I。例如，所述第一电流镜电路I的第四端的电流值与第三端的电流值的比值为4:1。
[0038]第一电流镜电路可以包括:第二 PMOS管MP2和第三PMOS管MP3。所述第三PMOS管MP3与第二 PMOS管MP2的尺寸比可以大于I。
[0039]所述第二 PMOS管MP2的源极为所述第一电流镜电路I的第一端，所述第二 PMOS管MP2的漏极为所述第一电流镜电路I的第三端，所述第二 PMOS管MP2的栅极连接所述第三PMOS管MP3的栅极和所述第二 PMOS管MP2的漏极。所述第三PMOS管MP3的源极为所述第一电流镜电路I的第二端，所述第三PMOS管MP3的漏极为所述第一电流镜电路I的第四端。
[0040]所述第二电流镜电路2的第四端的电流值与第三端的电流值的比值可以大于I。例如，所述第二电流镜电路2的第四端的电流值与第三端的电流值的比值为100:1。
[0041]所述第二电流镜电路2可以包括:第四PMOS管MP4和第五PMOS管MP5。所述第五PMOS管MP5与第四PMOS管MP4的尺寸比可以大于I。
[0042]所述第四PMOS管MP4的源极为所述第二电流镜电路2的第一端，所述第四PMOS管MP4的漏极为所述第二电流镜电路2的第三端，所述第四PMOS管MP4的栅极连接所述第五PMOS管MP5的栅极和所述第四