一种消除四通道数字三维示波器波形随机跳动的方法与流程

本发明属于数字示波器技术领域，更为具体地讲，涉及一种消除四通道数字三维示波器波形随机跳动的方法。

背景技术：

数字三维示波器通过其快速高效并行处理架构实现将多次采集得到的波形进行多次叠加，实时记录信号在不同幅度及时刻位置上出现的次数，显示时将此信息按照一定正比例关系转换成为液晶屏上波形颜色的辉度信息。因此，用户在操作数字三维示波器时可以通过屏幕上显示波形颜色的深浅来判断输入信号在某些幅度或时刻位置上出现的概率。

如图1所示的数字三维示波器中，模拟信号经过信号调理通道之后，经过ADC采样，并将采样输出存入采集存储器中。当存储器存储完成之后，即完成一次采集之后，将存储器所存数据依次读出，在并行协处理器中将采样数据映射成与液晶屏点阵相对应的波形数据库，映射完成后又重新开始新一轮的采集与映射。经过多次采集与映射，波形数据库中实时累加记录了输入信号在不同幅度及时刻位置上(或波形数据库不同存储单元上)出现的次数；与此同时，微处理器进行波形运算、菜单管理以及人机交互等工作。当到达液晶屏定时刷新时间时，启动显示刷新控制逻辑，自动将波形数据库传输到显示存储器波形区域中，然后与显示存储器菜单区域中的菜单数据进行组合后送往液晶屏显示。

图1虚线框中部分是数字三维示波器的核心，其实现流程如图2所示。图2中所有流程均在一个FPGA中实现，其中，定时信号由微处理器发出。在一个完整软件周期中，当微处理器完成一系列如波形运算、菜单管理以及人机交互等操作并已经更新显存中菜单区域内容时，会向FPGA发出定时信号。当FPGA收到该定时信号时，会在当前采集波形映射完成之后，将波形数据库中所有信息按照地址递增的方式传输到显存波形区域中，待发送完成后，由液晶屏读出显示。

两通道示波器中，由于在同一片FPGA中实现，不管当前为点映射还是矢量映射，两个通道的采集与映射是同步完成的。在定时信号到之后，同时开始各自的波形数据库数据传输，两路数据在显存端按照一定规则合成为一路数据，并存入显存波形区域中。

然而四通道数字示波器中，由于IO资源、逻辑资源等需求倍增，需要更多的FPGA芯片来完成四通道的采集与显示，且四个通道的采集与映射也不能够同步完成。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供一种消除四通道数字三维示波器波形随机跳动的方法，通过设置时钟同步信号来控制四个通道的采集与映射的同步，进而有效消除显示屏上波形的随机跳动。

为实现上述发明目的，本发明消除四通道数字三维示波器波形随机跳动的方法，其特征在于，包括以下步骤：

(1)、启动四通道数字三维示波器，将四个通道显示全部打开，在显示屏上以通道1、2波形数据的同步信号Sync_sig1为参考基准，观测通道3、4的波形是否会出现随机跳动，如果通道3、4的波形出现跳动，则进入步骤(2)，否则保持不变；

(2)、消除显示屏上的波形随机跳动

(2.1)、采用相同频率的时钟信号Sync_clk_R同步接收通道1、2波形数据Wave_dat1和通道3、4波形数据Wave_dat2，以及二者的同步信号Sync_sig1和Sync_sig2；

(2.2)、利用同步信号Sync_sig1和Sync_sig2在时钟信号Sync_clk_R同步下生成两者上升沿之间的时间间隔信号Sync_interval；

(2.3)、利用时钟信号Sync_clk_R对时间间隔信号Sync_interval进行计数，得到计数值为M，即波形数据Wave_dat1超前于Wave_dat2的时间为MT，其中，T表示时钟信号Sync_clk_R的周期；

(2.4)、根据计数得到的M值，对波形数据Wave_dat1进行延迟调整，即将Wave_dat1延迟M个时钟信号Sync_clk_R周期，以保证波形数据Wave_dat1和波形数据Wave_dat2完全对齐；

(2.5)、将波形数据Wave_dat2的同步信号Sync_sig2设置为最终接收的时钟信号Sync_sig_R，再实现两路波形数据的接收，并发送至显示屏显示。

本发明的发明目的是这样实现的：

本发明一种消除四通道数字三维示波器波形随机跳动的方法，以通道1、2波形数据的同步信号Sync_sig1为参考基准，消除通道3、4的波形随机跳动；具体的讲，先利用同步信号Sync_sig1和Sync_sig2在时钟信号Sync_clk_R的同步下生成时间间隔信号Sync_interval，再利用时钟信号Sync_clk_R对时间间隔信号Sync_interval进行计数，得到波形数据Wave_dat1超前于Wave_dat2的时间，再利用该时间对波形数据Wave_dat1进行延迟调整，并将波形数据Wave_dat2的同步信号Sync_sig2设置为最终接收的时钟信号Sync_sig_R，实现两路波形数据的接收，从而消除通道3、4的波形随机跳动。

同时，本发明一种消除四通道数字三维示波器波形随机跳动的方法还具有以下有益效果：

(1)、本发明实现结构简单，不需要增加额外的硬件芯片，可在现有硬件平台基础上通过简单的硬件代码编程即可实现。

(2)、本发明可显著消除四通道数字三维示波器波形随机抖动。通过实时准确检测来自于两个不同源的两路波形数据之间的延迟时间，并在此基础上动态调整两路波形数据之间时间对齐关系。经过调整之间，两路波形数据始终保持对齐，从而消除了波形随机抖动。

附图说明

图1是两通道数字示波器结构框图；

图2是两通道数字示波器的工作流程图；

图3是四通道数字示波器FPGA结构图；

图4是四通道数字示波器结构框图；

图5是四通道波形数据传输时序图；

图6是同步信号上升沿时间间隔测量时序图；

图7是四通道波形数据动态调整示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

图3是本发明四通道数字三维示波器结构框图。

在本实施例中，四通道数字三维示波器采用如图3所示的3片FPGA结构，其中，FPGA1与FPGA2型号相同，分别负责通道1、2和通道3、4的采集与映射，FPGA3负责接收来自于四个通道的波形数据，合成后写入显存，并控制液晶屏的显示功能。

系统总的触发信号由FPGA1生成，并送到FPGA2同步四个通道的信号采集。微处理器发出定时信号，FPGA1与FPGA2在完成当前采集波形的映射之后即开始将各通道波形数据库中的波形数据以相同的同步时钟频率传输到显存中。由于各通道的输入波形可能不一样，因此FPGA1和FPGA2的当前采集映射并不是同时完成。为了波形显示正常，必须要FPGA1和FPGA2中当前采集映射都完成才开始波形数据传输。如图3所示，设F1和F2分别表示定时到后FPGA1和FPGA2当前采集波形的映射完成信号，总的完成信号F＝F1&F2在FPGA1中产生，并发送到FPGA2中。因此，两片FPGA都要等到F有效时才会开始各自的波形数据传输。考虑FPGA间信号传输延迟的影响，FPGA1可能会先于FPGA2判断到F有效，从而先开始波形数据传输。因此，在FPGA3中接收这两路数据时，由于存在时间差，不论采用来自于FPGA1还是FPGA2的同步信号来同步接收两路数据，都会导致两路波形数据没有对齐。

下面结合图4，对本发明一种消除四通道数字三维示波器波形随机跳动的方法进行详细说明，具体包括以下步骤：

(1)、启动四通道数字三维示波器，将四个通道显示全部打开，在显示屏上以通道1、2波形数据的同步信号Sync_sig1为参考基准，观测通道3、4的波形是否会出现随机跳动，如果通道3、4的波形出现跳动，则进入步骤(2)，否则保持不变；

在本实施例中，根据图5所示的波形数据传输时，在显示屏上会观察到通道1、2的波形保持稳定显示，而通道3、4的波形则会出现随机跳动；其原因在于设计过程中通道1、2波形数据时间上超前通道3、4波形数据，同时两路波形数据之间的延迟随机。

(2)、消除显示屏上的波形随机跳动

(2.1)、采用相同频率的时钟信号Sync_clk_R同步接收通道1、2波形数据Wave_dat1和通道3、4波形数据Wave_dat2，以及二者的同步信号Sync_sig1和Sync_sig2；

(2.2)、如图6所示，利用同步信号Sync_sig1和Sync_sig2在时钟信号Sync_clk_R同步下生成两者上升沿之间的时间间隔信号Sync_interval，即当信号Sync_sig1为高电平，同时Sync_sig2为低电平时，Sync_interval有效为高，否则无效为低；

(2.3)、利用时钟信号Sync_clk_R对时间间隔信号Sync_interval进行计数，得到计数值为M，即波形数据Wave_dat1超前于Wave_dat2的时间为MT，其中，T表示时钟信号Sync_clk_R的周期；

在本实施例中，如图6所示，上一次波形数据接收完成后，系统将计数值清零，在当前波形数据接收过程中且Sync_interval为高电平时，对时钟信号Sync_clk_R的上升沿计数，每来一个上升沿，计数值加1，Sync_interval为低时停止计数，得到计数值为M。M即为波形数据Wave_dat1超前Wave_dat2的时钟信号Sync_clk_R周期个数。

(2.4)、根据计数得到的M值，对波形数据Wave_dat1进行延迟调整，即将Wave_dat1延迟M个时钟信号Sync_clk_R周期，以保证波形数据Wave_dat1和波形数据Wave_dat2完全对齐；

在本实施例中，如图7所示，波形数据Wave_dat1超前Wave_dat2的时间为M个时钟信号Sync_clk_R周期。为了同步二者的显示，消除通道3、4相对于通道1、2波形显示的随机跳动，根据(2.3)中测得的两路波形数据之间的延迟计数值M，在接收时钟Sync_clk_R控制下，将波形数据Wave_dat1延迟M个时钟Sync_clk_R周期，以实现两路波形数据的完全对齐。

(2.5)、将波形数据Wave_dat2的同步信号Sync_sig2设置为最终接收的时钟信号Sync_sig_R，再实现两路波形数据的接收，并发送至显示屏显示。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。