用于无缝特征填充的抑制剂等离子体介导的原子层沉积的利记博彩app
【专利说明】用于无缝特征填充的抑制剂等离子体介导的原子层沉积
相关申请交叉参考
[0001]本申请要求于2014年2月26日提交的美国临时申请第61/944，871号的权益。上述所参考申请的全部公开内容通过参考并入此处。
技术领域
[0002]本公开涉及衬底处理系统，且更具体地涉及用于无缝特征填充的衬底处理系统和方法。
【背景技术】
[0003]这里提供的背景描述是为了总体上描述本公开的背景的目的。在该【背景技术】部分中所描述的当前列明的发明人的工作以及说明书中的在提交时不能作为现有技术的方面既不明示也不暗示地承认其作为针对本公开的现有技术。
[0004]浅沟槽隔离(STI)提供集成电路(IC)中个体晶体管器件之间的电气隔离。STI包括填充有高品质的硅(Si)氧化物膜的沟槽。在一些应用中，沟槽的深宽比(AR)可高达8:1且沟槽的开口可缩小至约20nm。实现无空隙STI填充是重要的，因为膜在后续集成步骤中可能会经受进一步的处理，这可暴露该空隙。在一些实例中，该空隙可能无意中接着被导电材料填充，这可导致芯片上不同导体之间的短路。
[0005]在一些应用中，利用高密度等离子体化学气相沉积(HDPCVD)以膜填充STI。但是，对于AR高于4:1的沟槽，HDPCVD氧化物填充STI却无空隙是非常具有挑战性的，即使利用沉积-蚀刻-沉积循环工艺。
[0006]现在参考图1A-1D，利用HDPCVD的间隙填充实例被示出。在图1A中，衬底100包括具有侧壁104和底部106的沟槽102。在图1B中，氧化层112 (比如S12)被沉积。氧化层112通常不具有均匀的厚度。在沟槽开口中通常有尖头114。氧化层112通常在侧壁104的下部120处薄于其它位置(比如沟槽底部120和场区)。在图1C和ID的附加HDPCVD步骤之后，尖头114在沟槽开口处相遇而空隙130产生。空隙130在后续处理过程中引发问题。
[0007]虽然新兴的可流动氧化物方法提供了液状物填充表现，但对流动性的要求限制了可达到的膜密度。尽管付出额外成本可使用后沉积致密化方法，但这些方法还未被证明是成功的。由于周围侧壁的约束(这阻止了使可流动氧化物膜完全致密化所需的收缩)，所述替代方法不能使高深宽比结构中的膜致密化。
[0008]ALD氧化物可被用于以高品质的Si氧化物膜间隙填充深沟槽。但是，在沉积在侧壁上的膜合并之后，在沟槽的中央通常留下接缝。现在参考图2A-2D，利用ALD的间隙填充实例被示出。在图2A中，衬底200包括具有侧壁204和底部206的沟槽202。在图2B中，氧化层212(比如S12)在第一 ALD周期中被沉积。由图可见，氧化层212在侧壁上在220处以及在沟槽底部222处是共形的。但是，在图2C和2D的附加ALD周期之后，接缝230产生。接缝230在后续湿法化学处理过程中往往具有高蚀刻速率。
【发明内容】
[0009]本部分提供本公开的总体概要，并非其完整范围或其全部特征的全面披露。
[0010]一种用于在衬底处理系统中沉积膜的方法包括在处理室中执行第一原子层沉积(ALD)周期以在包括特征的衬底上沉积膜；在所述第一 ALD周期之后，在所述处理室中将所述衬底暴露于抑制剂等离子体达到预定时间段以在特征中生成变化的钝化表面；以及在所述预定时间段之后，在所述处理室中执行第二 ALD周期以在所述衬底上沉积膜。
[0011]在其它特征中，在执行所述第一 ALD周期之前，该方法包括在所述处理室中将所述衬底暴露于所述抑制剂等离子体。所述第一 ALD周期和所述第二 ALD周期包括在第一预定时间段中将所述衬底暴露于第一反应物；在所述第一预定时间段之后从所述处理室排出反应物；在第二预定时间段中将所述衬底暴露于不同于所述第一反应物的第二反应物；以及在所述第二预定时间段之后从所述处理室排出反应物。
[0012]在其它特征中，所述膜包括二氧化硅。将所述衬底暴露于所述抑制剂等离子体包括供应抑制剂气体；激发所述抑制剂等离子体；将所述抑制剂等离子体保持所述预定时间段；以及在所述预定时间段之后，熄灭所述抑制剂等离子体。
[0013]在其它特征中，所述抑制剂等离子体随着所述特征的深度减小以渐增方式抑制所述特征中的后续的膜沉积。所述抑制剂等离子体使用分子氮作为抑制剂气体而生成。
[0014]在其它特征中，所述特征中的所述变化的钝化表面改善所述特征的自下而上的填充以防止所述特征中的接缝。该方法进一步包括在所述第二 ALD周期之后将所述衬底暴露于所述抑制剂等离子体并执行附加ALD周期以自下而上填充所述特征却没有接缝。所述抑制剂等离子体使用选自由分子氮、氩、氦、分子氢、氨或其组合物组成的群组的气体生成。所述特征具有大于4:1的深宽比和小于或等于30纳米的开口。
[0015]在其它特征中，所述抑制剂等离子体利用第一等离子体源来产生且所述第一 ALD周期利用所述第一等离子体源来执行。所述抑制剂等离子体利用第一等离子体源来产生且所述第一 ALD周期利用不同于所述第一等离子体源的第二等离子体源来执行。所述抑制剂等离子体利用第一等离子体源来产生且所述第一 ALD周期和所述第二 ALD周期在不使用等离子体的情况下执行。
[0016]在其它特征中，该方法包括在所述第一 ALD周期之前执行一或多个ALD周期，其间不使用抑制剂等离子体。该方法包括使用不同于所述第一 ALD周期和所述第二 ALD周期的工艺来在执行所述第一 ALD周期和所述第二 ALD周期之后以材料填充所述特征的至少一部分。所述第一 ALD周期和所述第二 ALD周期沉积介电膜。所述材料包括不同于所述介电膜的其它介电膜。所述材料包括金属。所述特征包括沟槽。所述特征包括孔。
[0017]一种用于沉积膜的衬底处理系统包括处理室，所述处理室包括被配置为支撑包括特征的衬底的基架。气体供应源被配置为选择性地供应原子层沉积(ALD)工艺气体给所述处理室以及选择性地供应抑制剂气体给所述处理室。等离子体发生器被配置为在所述处理室中选择性地产生抑制剂等离子体。控制器被配置为控制所述气体供应源和所述等离子体发生器。所述控制器被进一步配置为在所述处理室中执行第一 ALD周期以在所述衬底上沉积膜；在所述第一 ALD周期之后，在所述处理室中将所述衬底暴露于利用所述抑制剂气体产生的所述抑制剂等离子体达到预定时间段以在所述特征中生成变化的钝化表面；以及在所述预定时间段之后，在所述处理室中执行第二 ALD周期以在所述衬底上沉积膜。
[0018]在其它特征中，所述控制器被配置为在执行所述第一 ALD周期之前将所述衬底暴露于所述抑制剂等离子体。在所述第一 ALD周期和所述第二 ALD周期中，所述控制器被配置为将所述衬底暴露于第一反应物达到第一预定时间段；在所述第一预定时间段之后从所述处理室排出反应物；将所述衬底暴露于不同于所述第一反应物的第二反应物达到第二预定时间段；以及在所述第二预定时间段之后从所述处理室排出反应物。
[0019]在其它特征中，所述膜包括二氧化硅。当将所述衬底暴露于所述抑制剂等离子体时，所述控制器被配置为供应抑制剂气体；激发所述抑制剂等离子体；将所述抑制剂等离子体保持所述预定时间段；以及在所述预定时间段之后，熄灭所述抑制剂等离子体。
[0020]在其它特征中，所述抑制剂等离子体随着所述特征的深度减小以渐增方式抑制所述特征中的后续的膜沉积。所述抑制剂等离子体使用分子氮作为所述抑制气体而生成。所述特征中的所述变化的钝化表面改善所述特征的自下而上的填充以防止所述特征中的接缝。所述控制器被进一步配置为在所述第二 ALD周期之后将所述衬底暴露于所述抑制剂等离子体并执行附加ALD周期以自下而上填充所述特征却没有接缝。
[0021]在其它特征中，所述抑制剂气体选自由分子氢、氨或其组合物组成的群组。所述特征具有大于4:1的深宽比和小于或等于30纳米的开口。
[0022]通过此处所提供的描述，进一步的应用领域会变得显而易见。本概要中的描述和具体实施例仅仅旨在说明的目的而非旨在限制本公开的范围。
【附图说明】
[0023]图1A-1D示出了根据现有技术使用HDPCVD的沟槽间隙填充的一实施例；
[0024]图2A-2D示出了根据现有技术使用ALD的沟槽间隙填充的一实施例；
[0025]图3是根据本公开的用于沟槽间隙填充的衬底处理系统的一实施例的功能框图。
[0026]图4示出了利用抑制剂等离子体对衬底进行的定向轰击；
[0027]图5A-?不出了根据本公开使用ALD和抑制剂等尚子体的沟槽间隙填充的一实施例；以及
[0028]图6和7示出了使用ALD和抑制剂等离子体