阵列基板、液晶显示面板及其点反转驱动方法与流程

本发明属于液晶显示技术领域，特别涉及一种阵列基板、液晶显示面板及其点反转驱动方法。

背景技术：

液晶面板行业已经历了数十年的发展，垂直配向va(verticalalignment)显示模式以其宽视野角、高对比度和无需摩擦配向等优势，成为大尺寸液晶电视用显示屏的常见显示模式。为解决va显示模式大视角色偏问题，常采用多畴结构设计作为对策手段。

在多畴结构设计中，各子像素被划分为主区和子区，显示画面时，使主区的像素电压高于子区的像素电压。但高、低不同的像素电压会导致主区和子区受到到的馈穿(feedthrough)效应不同，进而导致在极性反转的驱动方式下，子像素的主区和子区正负极性像素电极电位的对称性会存在不一致性，由此引发画面闪烁与画面残留等问题。

技术实现要素：

本发明所要解决的技术问题之一就是改善多畴结构子像素的像素电极电位的对称性，从而解决由此引发的闪烁、残留等问题。

为了解决上述技术问题，本发明的实施例首先提供了一种阵列基板，在所述阵列基板上设置有矩阵排列的多个子像素，每个子像素被分别划分为主区与子区，在显示画面时，所述主区的像素电压高于所述子区的像素电压，所述主区设置有为其配置像素电压的第一加载路径，所述子区设置有为其配置像素电压的第二加载路径与第三加载路径；

所述子像素被配置为，当所述子像素被正极性电压驱动时，所述第一加载路径的加载速率等于所述第二加载路径的加载速率，且大于所述第三加载路径的加载速率；当所述子像素被负极性电压驱动时，所述第一加载路径的加载速率等于所述第二加载路径的加载速率，且小于所述第三加载路径的加载速率。

优选地，对应于每行子像素分别设置有第一扫描线与第二扫描线；对应于每列子像素分别设置有一条数据线；在所述主区内设置有第一薄膜晶体管，在所述子区内设置有第二薄膜晶体管与第三薄膜晶体管；

所述第一扫描线连接其所属行子像素中奇数列子像素的第一薄膜晶体管与第二薄膜晶体管的栅极，并连接其所属行子像素中偶数列子像素的第三薄膜晶体管的栅极；

所述第二扫描线连接其所属行子像素中偶数列子像素的第一薄膜晶体管与第二薄膜晶体管的的栅极，并连接其所属行子像素中奇数列子像素的第三薄膜晶体管的栅极；

同一列子像素的第一薄膜晶体管与第二薄膜晶体管的源极共同连接同一条数据线；

每个子像素的第一薄膜晶体管的漏极连接该子像素的主区的像素电极，每个子像素的第二薄膜晶体管的漏极连接该子像素的子区的像素电极；

每个子像素的第三薄膜晶体管的源极连接该子像素的子区的像素电极，其漏极连接下拉电容的一个极板，所述下拉电容的另一个极板与所述阵列基板上的公共电极相连接。

优选地，所述子像素为八畴结构。

本发明的实施例还提供了一种液晶显示面板，包括阵列基板，在所述阵列基板上设置有矩阵排列的多个子像素，每个子像素被分别划分为主区与子区，在显示画面时，所述主区的像素电压高于所述子区的像素电压，所述主区设置有为其配置像素电压的第一加载路径，所述子区设置有为其配置像素电压的第二加载路径与第三加载路径；

所述子像素被配置为，当所述子像素被正极性电压驱动时，所述第一加载路径的加载速率等于所述第二加载路径的加载速率，且大于所述第三加载路径的加载速率；当所述子像素被负极性电压驱动时，所述第一加载路径的加载速率等于所述第二加载路径的加载速率，且小于所述第三加载路径的加载速率。

优选地，对应于每行子像素分别设置有第一扫描线与第二扫描线；对应于每列子像素分别设置有一条数据线；在所述主区内设置有第一薄膜晶体管，在所述子区内设置有第二薄膜晶体管与第三薄膜晶体管；

所述第一扫描线连接其所属行子像素中奇数列子像素的第一薄膜晶体管与第二薄膜晶体管的栅极，并连接其所属行子像素中偶数列子像素的第三薄膜晶体管的栅极；

所述第二扫描线连接其所属行子像素中偶数列子像素的第一薄膜晶体管与第二薄膜晶体管的的栅极，并连接其所属行子像素中奇数列子像素的第三薄膜晶体管的栅极；

同一列子像素的第一薄膜晶体管与第二薄膜晶体管的源极共同连接同一条数据线；

每个子像素的第一薄膜晶体管的漏极连接该子像素的主区的像素电极，每个子像素的第二薄膜晶体管的漏极连接该子像素的子区的像素电极；

每个子像素的第三薄膜晶体管的源极连接该子像素的子区的像素电极，其漏极连接下拉电容的一个极板，所述下拉电容的另一个极板与所述阵列基板上的公共电极相连接。

优选地，所述子像素为八畴结构。

本发明的实施例还提供了一种用于上述的液晶显示面板的点反转驱动方法，包括：

在进行前一帧画面的驱动显示时，

对于奇数行子像素，同时以第一扫描线与第二扫描线分别传输第一栅极电压与第二栅极电压，对于偶数行子像素，同时以第一扫描线与第二扫描线分别传输所述第二栅极电压与所述第一栅极电压；

在进行后一帧画面的驱动显示时，

对于奇数行子像素，同时以第一扫描线与第二扫描线分别传输所述第二栅极电压与所述第一栅极电压，对于偶数行子像素，同时以第一扫描线与第二扫描线分别传输所述第一栅极电压与所述第二栅极电压；

所述第一栅极电压与所述第二栅极电压均为矩形脉冲信号，且所述第一栅极电压的幅值大于所述第二栅极电压的幅值。

优选地，所述子像素为八畴结构。

优选地，所述第一栅极电压的幅值为33v。

优选地，所述第二栅极电压的幅值为28v。

本发明通过分别调整用于形成主区和子区的像素电压的加载路径的加载速率，以相应提高子区的像素电压，进而解决多畴结构子像素的主区和子区的像素电极电位的对称性不一致的问题，从而消除或改善由其引发的画面闪烁和画面残留。

本发明的其他优点、目标，和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书，权利要求书，以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请的技术方案或现有技术的进一步理解，并且构成说明书的一部分。其中，表达本申请实施例的附图与本申请的实施例一起用于解释本申请的技术方案，但并不构成对本申请技术方案的限制。

图1为现有技术中馈穿效应作用的示意图；

图2为本发明一实施例中子像素结构的等效电路示意图；

图3为本发明一实施例中阵列基板上子像素的排列的示意图；

图4为本发明另一实施例的点反转驱动方法的示意图；

图5为本发明另一实施例的点反转驱动方法的扫描线上驱动信号的时序图；

图6为根据本发明另一实施例的对子像素进行正极性驱动时的驱动过程示意图；

图7为根据本发明另一实施例的对子像素进行负极性驱动时的驱动过程示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本发明的保护范围之内。

在对液晶显示面板进行驱动时，一方面，若始终以相同方向电场驱动液晶分子旋转，则液晶分子对该电场的反应会逐渐迟钝。为了避免这种问题的产生，液晶显示技术中采用极性反转的驱动方式，即施加在像素电极上的数据信号的电压会在正极性电压与负极性电压(以公共电极上的电压为参考)之间交替变换。其中，当像素电极的电压高于公共电极的电压时，称之为正极性。当像素电极的电压低于公共电极的电压时，称之为负极性。不管是正极性或是负极性，像素电极与共电极之间的压差绝对值是固定时，或者说，正负极性的像素电压相对于公共电压是对称的。例如，公共电压为6.5v，在某一灰阶下，正极性的像素电压为13v，负极性的像素电压为0v，这样正负极性驱动下，像素电压相对于公共电压是对称的，进而实现画面的正常显示。

另一方面，像素电压还要受到馈穿(feedthrough)效应的影响。无论像素电压的极性为正还是为负，馈穿效应都会对像素电压的进行拉低，导致压降，而为了保证正、负极性驱动下像素电压的对称性，通常要对初始电压进行设定调整，以使像素电压在馈穿效应拉低后仍保证对称性。例如，如图1中的主区所示，公共电极电压为6.5v，并假设由于馈穿效应的影响，会将像素电压拉低1v。那么，在某一灰阶下，将正、负极性像素电压的驱动值分别设定为14v和1v，则被拉低后的像素电压分别为13v和0v，这样就可以保证像素电压相对于公共电压是对称的。

而为了解决va显示模式大视角色偏问题，阵列基板中的子像素结构常采用多畴结构设计。多畴结构设计的子像素中，每个子像素被分别划分为主区与子区，在显示画面时，主区的像素电压高于子区的像素电压，以实现多畴功能。而像素电压的不同，会导致馈穿效应造成的压降不同。具体为，像素电压较低时，馈穿效应引起的压降更大。这种压降差异会造成子像素正负极性驱动的对称性问题，下面结合图1举例说明：

如图1所示，某一灰阶下，我们假设主区的正负极性驱动电压分别为14v(正极性)和1v(负极性)，由于馈穿效应的影响，主区的像素电压会被拉低1v，子区受馈穿效应的影响更大，其像素电压会被拉低1.15v。那么，主区的正负极性的像素电压将被分别拉低至13v和0v，相对于公共电压6.5v仍是对称的。在多畴结构中，子区的像素电压相对主区本身就比较低。如图1所示，假设子区的正负极性驱动电压分别为12v(正极性)和3v(负极性)，由于馈穿效应的影响，子区的正负极性的像素电压将被分别拉低至10.85v和1.85v。这时子区像素电压10.85v与1.85v实际上是相对于6.35v对称的。而主区像素电压13v与0v相对于6.5v对称，出现了不一致的状况。而实际多畴结构设计中公共电极的电压只有一个数值，例如6.5v，则这种不一致状况导致了子像素的子区正负极性驱动的像素电压的对称性问题，由此将引发画面闪烁、画面残留等问题。

而本发明提出一种通过配置主区像素电极的电压与子区像素电极的电压的加载路径的电压加载速率的方式，来解决上述问题。

下面以一具体实施例对本发明作进一步说明。

在本发明的实施例中，首先提出了一种阵列基板，阵列基板上设置有矩阵排列的多个子像素。子像素采用多畴结构设计，例如八畴结构设计。每个子像素被分别划分为主区与子区，在显示画面时，主区的像素电压高于子区的像素电压，以实现多畴功能。外部的驱动电压通过主区的第一加载路径加载而形成主区的像素电压，通过子区的第二加载路径和第三加载路径加载而形成子区的像素电压。

各子像素结构的等效电路如图2所示，对应于该子像素结构，设置有一条数据线，且同时设置有两条扫描线，分别为第一扫描线与第二扫描线。在图2中，在主区内设置有第一薄膜晶体管tft1，且tft1的漏极连接主区的像素电极。在子区内设置有第二薄膜晶体管tft2，且tft2的漏极连接子区的像素电极。在子区内还设置有第三薄膜晶体管tft3，且tft3的源极连接子区的像素电极，tft3的漏极连接下拉电容cdown的一个极板，cdown的另一个极板与阵列基板上的公共电极acom相连接。

具有上述结构的子像素的进行多畴显示的原理为，第一扫描线驱动主区的第一薄膜晶体管tft1以及子区的第二薄膜晶体管tft2同时打开，数据线的驱动电压通过tft1和tft2分别对主区及子区的像素电极进行充电。具体为，主区的像素电极电位记为vp_m，子区的像素电极电位记为vp_s，这时，主区和子区像素电极是等电位的。开启第二扫描线，驱动第三薄膜晶体管tft3打开，子区通过tft3向下拉电容cdown释放电荷，此时，主区像素电极的电位保持不变，而子区像素电极的电位被拉低，也即vp_m与vp_s不再相等。对于相同的彩膜基板上的公共电极的电位vcom，施加于主区和子区的液晶分子上的电压δvm＝vp_m-vcom与δvs＝vp_s-vcom不同，进而实现多畴显示功能。

进一步地，本实施例中的阵列基板上多个子像素的排列方式如图3所示，图3示出的是多行子像素中某一行的排列结构。在图3中，示意性地给出6个子像素，图中rgb表示的是对应于不同子像素的彩膜的类型，对应于每个子像素均设置有一条数据线，在图中未示出。m表示主区，s表示子区。

如图3所示，在每一行子像素中，第一扫描线与第二扫描线交错连接行中的各个子像素。具体为，第一扫描线连接该行子像素中奇数列的子像素的第一薄膜晶体管与第二薄膜晶体管的栅极，并同时连接偶数列的子像素的第三薄膜晶体管的栅极。第二扫描线连接该行子像素中偶数列子像素的第一薄膜晶体管与第二薄膜晶体管的的栅极，并同时连接奇数列子像素的第三薄膜晶体管的栅极。

本实施例中的阵列基板上其余各行子像素均具有图3所示的连接关系。以该阵列基板构成液晶显示面板，并对液晶显示面板采用以下实施例中所提供的点反转驱动方法，便可以解决多畴结构子像素的主区和子区的像素电极电位对称性不一致的问题，下面结合图4和图5对点反转驱动方法进行说明。

图4为本发明另一实施例的点反转驱动方法的示意图，图中的“+”表示正极性驱动，“-”表示负极性驱动，即整体为点反转驱动。

如图4所示，在进行前一帧画面的驱动显示时，对于奇数行子像素，同时以第一扫描线与第二扫描线分别传输第一栅极电压h与第二栅极电压l，对于偶数行子像素，同时以第一扫描线与第二扫描线分别传输第二栅极电压l与第一栅极电压h。

在进行后一帧画面的驱动显示时，对于奇数行子像素，同时以第一扫描线与第二扫描线分别传输第二栅极电压l与第一栅极电压h，对于偶数行子像素，同时以第一扫描线与第二扫描线分别传输第一栅极电压h与第二栅极电压l。

并且，第一栅极电压h与第二栅极电压l均为矩形脉冲信号，且h的幅值大于l的幅值。

第一栅极电压h与第二栅极电压l的时序图如图5所示，下面以图4中奇数行的第一个子像素为例，结合图6和图7，对本发明实施例的驱动方法的具体过程做详细说明。

在前一帧中，该子像素为正极性驱动。第一扫描线输出高幅值的第一栅极电压h，第二扫描线同时输出低幅值的第二栅极电压l。如图6所示，对该子像素来说，tft1、tft2和tft3同时开启。此时数据线中的驱动电压为正极性驱动。在某一灰阶下，假设数据线驱动电压为14v，公共电极的电压为6.5v，而由于多畴结构中子像素的子区的像素电压本身就较低，假设子区像素电压预期为12v。

其驱动过程为，如图6所示，对子区而言，相当于通过开启的tft2对像素电极充电(第二加载路径加载)，同时子区还通过开启的tft3对像素电极放电(第三加载路径加载)，子区像素电极的电位变化趋势为从6.5v到12v。充放电的方向如图6中带箭头的曲线所示。子区像素电极的电位实际为充电、放电共同作用的结果。这一过程中，tft2的栅极承载的为高幅值的第一栅极电压h，tft3的栅极承载的是低幅值的第二栅极电压l，不同幅值的栅极电压影响沟道宽度，导致通过tft2的充电较快，而通过tft3的放电较慢，即第二加载路径的加载速率大于第三加载路径的加载速率。进而为充、放电所保持(holding)的像素电极的电位较预期的高，即子区的像素电压会大于12v。此外，主区像素电压，仅为tft1开启后充电形成(第一加载路径加载)。

根据前面对馈穿电压的影响所做的假设，最终主区像素电压会被拉低至13v。而子区的像素电压是在大于12v的基础上被下拉1.15v。

类似的，后一帧中，该子像素为负极性驱动。第一扫描线输出低幅值的第二栅极电压l，第二扫描线同时输出高幅值的第一栅极电压h。由于此时为负极性驱动，因此在同一灰阶下，假设数据线驱动电压设为1v，子区像素电压预期为3v，公共电极的电压维持6.5v不变。

其驱动过程为，如图7所示，对子区而言，相当于通过开启的tft2对像素电极放电(第二加载路径加载)，同时子区结构还通过开启的tft3对像素电极充电(第三加载路径加载)，子区像素电极的电位变化趋势为从6.5v到3v。充放电的方向如图6中带箭头的曲线所示。子区像素电极的电位实际为充电、放电共同作用的结果。这一过程中，tft2的栅极承载的为低幅值的第二栅极电压l，tft3的栅极承载的是高幅值的第一栅极电压h，不同幅值的栅极电压影响沟道宽度，导致通过tft3的充电较快，而通过tft2的放电较慢，即第二加载路径的加载速率小于第三加载路径的加载速率。进而为充、放电所保持(holding)的像素电极的电位较预期的高，即子区的像素电压会大于3v。此外，此时主区像素电压，仅为tft1开启后放电形成(第一加载路径加载)。

根据前面对馈穿电压的影响所做的假设，最终主区像素电压会被拉低至0v。而子区的像素电压是在大于3v的基础上被下拉1.15v。

即对于子区来说，其正极性驱动时的像素电压大于10.85v，负极性驱动时的像素电压大于1.85v，可以使得理论上的公共电压大于6.35v。进而，不同灰阶情况下，通过实际中对子区的驱动电压进行进一步地调整，可以使得上述理论上的公共电压接近或等于6.5v，与主区一致。

现有技术中，通过第一薄膜晶体管tft1形成的电压加载路径(第一加载路径)，与通过第二薄膜晶体管tft2形成的电压加载路径(第二加载路径)，以及通过第三薄膜晶体管tft3形成的电压加载路径(第三加载路径)的加载速率是相同的。

而在本发明实施例中，子像素被正极性电压驱动时，通过使第一加载路径的加载速率等于第二加载路径的加载速率，且大于第三加载路径的加载速率，以及子像素被负极性电压驱动时，使第一加载路径的加载速率等于第二加载路径的加载速率，且小于第三加载路径的加载速率，解决了主区和子区的像素电极电位的对称性不一致的问题。

进一步地，在本发明的优选的实施例中，第一栅极电压h的幅值为33v，第二栅极电压l的幅值为28v。

本实施中的点反转驱动方法，能够对正负极性驱动时，各子像素子区的像素电压得以相应提高，使子像素的主区、子区的对称性达到一致，进而避免了画面闪烁、画面残留等问题的出现。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。