阵列基板及液晶显示面板的利记博彩app

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及液晶显示面板。

背景技术：

液晶显示面板的制备包括阵列基板(array)工序、彩膜基板(cf)工序以及阵列基板与彩膜基板的对盒(cell)工序，一般在进行cell工序时要进行面板功能测试(celltest)，以检测显示面板在array、cf、cell这三个工序中出现的不良，把不良的产品层别出来。目前celltest常用的方法是通过dataline和gateline反端子侧及lcq(liquidcrystaldisplayquick)部分注入信号使液晶分子偏转进行画质检测，lcq原理：测试时通过add信号打开tft(thinfilmtransistor，薄膜晶体管)，然后使得r/g/b信号传入以使得液晶分子旋转。另外，在液晶显示面板的制备时，为了避免静电对产品的损伤，在液晶显示面板中一般均设置有静电保护电路(electro-staticdischarge，esd)。esd原理：当data出现高电压时会将tft打开，高电压信号通过tft传输至shortring区域，从而将大电流传输出去，起到静电防护的作用。

近年来，每个像素具有tft的液晶显示面板、有机el显示装置正在普及。tft利用在玻璃基板等基板上形成的半导体层制作形成阵列基板。相关技术中的阵列基板采用4pep(fourphotoengravingprocess，四道光罩制程)，需要分别对esd和lcq区域内的tft进行沟道检测，从而使得检测时间过长，进而影响产能。

技术实现要素：

为了解决上述技术问题，本发明提供一种阵列基板及液晶显示面板，该阵列基板及液晶显示面板可以在保证液晶显示面板功能特性的前提下减少对esd和lcq的管控。

本发明的技术方案如下：

一种阵列基板，包括衬底玻璃以及设于所述衬底玻璃一侧的lcq测试配线、驱动配线、add配线、第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管，所述第一薄膜晶体管、所述第二薄膜晶体管及所述第三薄膜晶体管均包括栅电极、栅绝缘层、半导体层、第一电极及第二电极，所述栅绝缘层位于所述栅电极和所述半导体层之间，所述第一电极和所述第二电极位于所述半导体层背离所述栅电极的一侧，其中，三个所述第一电极由第一金属层形成，三个所述第二电极由与所述第一金属层间隔设置的第二金属层形成，所述第一金属层和所述第二金属层在所述衬底玻璃上的正投影呈直条状，所述第一金属层与所述lcq测试配线电连接，所述第二金属层与所述驱动配线电连接，所述第一薄膜晶体管的所述栅电极与所述第一金属层电连接，所述第二薄膜晶体管的所述栅电极与所述第二金属层电连接。

优选地，所述半导体层背离所述栅电极的一侧形成有沟道区域，所述沟道区域的两侧分别设有与所述第一电极电连接的第一区域及与所述第二电极电连接的第二区域。

优选地，所述第一薄膜晶体管、所述第二薄膜晶体管及所述第三薄膜晶体管均还包括设于所述第一区域上的第一接触层及设于所述第二区域上的第二接触层，所述第一电极和所述第二电极分别通过所述第一接触层和所述第二接触层与所述半导体层电连接。

优选地，所述阵列基板还包括一绝缘保护层，所述第一薄膜晶体管、所述第二薄膜晶体管及所述第三薄膜晶体管位于所述衬底玻璃和所述绝缘保护层之间。

优选地，三个所述栅绝缘层收尾依次连接形成一整体结构。

优选地，所述栅电极位于所述衬底玻璃上。

优选地，所述第一电极和所述第二电极位于所述衬底玻璃上。

优选地，所述半导体层上设有防止所述半导体层因背光源的光刺激而产生光生载流子的保护膜。

本发明还提供一种液晶显示面板，所述液晶显示面板包括上述中任一项所述的阵列基板。

本发明实施例提供的阵列基板及液晶显示面板，具有以下技术效果：通过将三个所述第一电极设置成由第一金属层形成，三个所述第二电极设置成由与所述第一金属层间隔设置的第二金属层形成，且所述第一金属层与所述lcq测试配线电连接，所述第二金属层与所述驱动配线电连接，所述第一薄膜晶体管的所述栅电极与所述第一金属层电连接，所述第二薄膜晶体管的所述栅电极与所述第二金属层电连接，从而可以在保证液晶显示面板功能特性的前提下减少对esd和lcq的管控；同时，由于所述第一金属层和所述第二金属层在所述衬底玻璃上的正投影呈直条状，从而可以保证esd的沟道区域和lcq的沟道区域的均一性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1是本发明的阵列基板的等效电路图；

图2是图1所示阵列基板中c部分的放大图；

图3是本发明的阵列基板实施例一的部分结构示意图；

图4是图3所示阵列基板沿a-a方向的剖视图；

图5是图3所示阵列基板沿b-b方向的剖视图；

图6是本发明的阵列基板实施例二的部分剖视图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

需要说明的是，图3至图6中未示出lcq测试配线、驱动配线、add配线及像素单元。

图1是本发明的阵列基板的等效电路图，图2是图1所示阵列基板中c部分的放大图。请结合参阅图1和图2，所述阵列基板100包括多条lcq测试配线11、多条由栅线gate和数据线data构成的驱动配线12、add配线13、多个第一薄膜晶体管14、多个第二薄膜晶体管15、多个第三薄膜晶体管16以及与所述栅线gate和所述数据线data连接的像素单元10。一个所述第一薄膜晶体管14、一个所述第二薄膜晶体管15及一个所述第三薄膜晶体管16构成一个所述lcq和esd单元，所述lcq测试配线11、所述驱动配线12以及所述lcq和esd单元一一对应设置。在一个所述lcq和esd单元中，所述第一薄膜晶体管14的漏极和栅极、所述第二薄膜晶体管15的漏极及所述第三薄膜晶体管16的源极均与与所述lcq和esd单元对应的所述lcq测试配线11电连接，所述第一薄膜晶体管14的源极、所述第二薄膜晶体管15的源极和栅极及所述第三薄膜晶体管16的漏极均与与所述lcq和esd单元对应的所述驱动配线12电连接，所述第三薄膜晶体管16的栅极与所述add配线13电连接，且各所述lcq和esd单元的所述第三薄膜晶体管16的栅极之间形成并联电路。其中，多条所述lcq测试配线11连接至信号输入端子，所述lcq测试配线11输入的r/g/b信号通过所述第三薄膜晶体管16传递至所述驱动配线12，并由所述驱动配线12传递至所述像素单元10，以使得液晶分子旋转，从而实现r/g/b画面测试。

当所述add配线13为高电压，所述lcq测试配线11输入的r/g/b信号通过所述第三薄膜晶体管16传递至所述驱动配线12，此情形下，若所述驱动配线12上存在静电，经由所述第二薄膜晶体管15，甚至所述第一薄膜晶体管14进行释放，且释放时间极短，不会对r/g/b信号的传递影响。具体地，当所述驱动配线12上存在大静电时，致使所述第二薄膜晶体管15导通以形成静电通道1-1，当所述驱动配线12上的静电荷通过所述静电通道1-1传递至所述lcq测试配线11，此时，所述lcq测试配线11作静电释放端，并通过外围线路释放电荷，当所述lcq测试配线11上积累足够多电荷时，还可致所述第一薄膜晶体管14导通以形成静电通道2-1，这样所述驱动配线12上的静电电荷就可经所述静电通道1-1和所述静电通道2-1双通道进行快速释放。

当所述add配线13为低电压时，所述第三薄膜晶体管16始终保持断开状态，此情形下，若所述驱动配线12存在大静电时，所述驱动配线12上的静电电荷就可经所述静电通道1-1或所述静电通道1-1和所述静电通道2-1双通道流向所述lcq测试配线11，并经外围线路进行电荷的释放。

由于所述第三薄膜晶体管16导通和断开由所述add配线13上的电压控制，故所述add配线13称作lcq检测的总开关。

实施例一

图3是本发明的阵列基板实施例一的部分结构示意图；图4是图3所示阵列基板沿a-a方向的剖视图；图5是图3所示阵列基板沿b-b方向的剖视图。请参阅图3至图5，所述阵列基板100还包括衬底玻璃17，所述lcq测试配线11、所述驱动配线12、所述add配线13、所述第一薄膜晶体管14、所述第二薄膜晶体管15及所述第三薄膜晶体管16设于所述衬底玻璃17的一侧。所述第一薄膜晶体管14、所述第二薄膜晶体管15及所述第三薄膜晶体管16均包括设于衬底玻璃17一侧的栅电极141、栅绝缘层142、半导体层143、第一电极144及第二电极145，所述栅绝缘层142位于所述栅电极141和所述半导体层143之间，所述半导体层143背离所述栅电极141的一侧形成有沟道区域146，所述沟道区域的两侧分别设有第一区域147和第二区域148，所述第一电极144电连接所述第一区域147，所述第二电极145电连接所述第二区域148，三个所述第一电极144由第一金属层a形成，三个所述第二电极145由与所述第一金属层a间隔设置的第二金属层b形成。

其中，所述栅电极141为金属层，所述第一金属层a与所述lcq测试配线11电连接，所述第二金属层b与所述驱动配线12电连接，所述第一薄膜晶体管14的所述栅电极141与所述第一金属层a电连接，所述第二薄膜晶体管15的所述栅电极141与所述第二金属层b电连接。也就是说，所述第一金属层a同时作为所述第一薄膜晶体管14的漏极、所述第二薄膜晶体管15的漏极以及所述第三薄膜晶体管16的源极，所述第二金属层b同时作为所述第一薄膜晶体管14的源极、所述第二薄膜晶体管15的源极和栅极及所述第三薄膜晶体管16的漏极。在本实施例中，所述栅电极141位于所述衬底玻璃17上，也就是说，所述阵列基板100为底栅结构。由于所述栅电极141和所述栅绝缘层142同时可以作为所述半导体层143的光学保护层，从而可以防止所述半导体层143因背光源的光刺激而产生光生载流子，光生载流子会导致破坏所述半导体层143的电学特性。

进一步地，所述第一金属层a和所述第二金属层b在所述衬底玻璃17上的正投影呈直条状，以使得三个所述沟道区域146的中心线重合，当所述第一薄膜晶体管14、所述第二薄膜晶体管15及所述第三薄膜晶体管16导通时，每一所述沟道区域146内电流方向垂直于所述中心线，从而可以保证esd的沟道区域和lcq的沟道区域的均一性。

进一步地，所述阵列基板100还包括一绝缘保护层149，所述第一薄膜晶体管14、所述第二薄膜晶体管15及所述第三薄膜晶体管16位于所述衬底玻璃1和所述绝缘保护层149之间。

进一步地，三个所述栅绝缘层142收尾依次连接形成一整体结构。

进一步地，所述第一薄膜晶体管14、所述第二薄膜晶体管15及所述第三薄膜晶体管16均还包括设于所述第一区域147上的第一接触层149及设于所述第二区域148上的第二接触层150，所述第一电极144和所述第二电极145分别通过所述第一接触层149和所述第二接触层150与所述半导体层143电连接。

实施例二

图6是本发明的阵列基板实施例二的部分剖视图。请参阅图6，所述阵列基板200包括多条lcq测试配线、多条由栅线gate和数据线data构成的驱动配线、add配线、多个第一薄膜晶体管、多个第二薄膜晶体管、多个第三薄膜晶体管、与所述栅线gate和所述数据线data连接的像素单元、衬底玻璃27及绝缘保护层28，所述第一薄膜晶体管、所述第二薄膜晶体管及所述第三薄膜晶体管均包括设于衬底玻璃27一侧的栅电极241、栅绝缘层242、半导体层243、第一电极244、第二电极245、第一接触层249及所述第二接触层250，所述栅绝缘层242位于所述栅电极241和所述半导体层243之间，所述第一电极244和所述第二电极245位于所述半导体层243背离所述栅电极241的一侧。其中，所述lcq测试配线、所述驱动配线、所述add配线、所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管及所述像素单元构成与实施例一相同的等效电路。实施例二与实施例一的区别在于：所述第一电极244和所述第二电极245位于所述衬底玻璃27上。也就是说，所述阵列基板200为顶栅结构。由于所述第一电极244和所述第二电极245位于所述衬底玻璃27会使得所述栅电极241、栅绝缘层242、所述半导体层243以及所述绝缘保护层28的形状构造发生相应变化。此外，由于所述第一电极244和所述第二电极245位于所述衬底玻璃27还会使得所述栅电极241和所述栅绝缘层242均不能作为所述半导体层243的光学保护层，因此，还需要在所述半导体层243上设置防止所述半导体层243因背光源的光刺激而产生光生载流子的保护膜(图未示)。

本发明还提供一种液晶显示面板，所述液晶显示面板包括实施例一和实施例二所述的阵列基板。

上述实施例提供的阵列基板及液晶显示面板，至少具有以下技术效果：通过将三个所述第一电极设置成由第一金属层形成，三个所述第二电极设置成由与所述第一金属层间隔设置的第二金属层形成，且所述第一金属层与所述lcq测试配线电连接，所述第二金属层与所述驱动配线电连接，所述第一薄膜晶体管的所述栅电极与所述第一金属层电连接，所述第二薄膜晶体管的所述栅电极与所述第二金属层电连接，从而可以在保证液晶显示面板功能特性的前提下减少对esd和lcq的管控；同时，由于所述第一金属层和所述第二金属层在所述衬底玻璃上的正投影呈直条状，从而可以保证esd的沟道区域和lcq的沟道区域的均一性。

以上，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。