移位寄存器及使用该移位寄存器的显示装置的制造方法
【专利说明】移位寄存器及使用该移位寄存器的显示装置
[0001]本申请要求2014年5月2日提交的韩国专利申请N0.10-2014-0053522以及2015年4月27日提交的韩国专利申请N0.10-2015-0058714的优先权，在此援引上述专利申请作为参考，如同在这里完全阐述一样。
技术领域
[0002]本发明涉及一种移位寄存器，尤其涉及一种能够防止漏电流从而输出正常扫描脉冲的移位寄存器及使用该移位寄存器的显示装置。
【背景技术】
[0003]作为显示装置，近来引起广泛关注的平板显示装置的例子包括使用液晶的液晶显示(LCD)装置、使用有机发光二极管(OLED)的OLED显示装置、以及使用电泳粒子的电泳显示(EPD)装置。
[0004]平板显示装置包括用于通过其中每个像素被薄膜晶体管(TFT)单独驱动的像素阵列来显示图像的显示面板、用于驱动显示面板的面板驱动器、用于控制面板驱动器的时序控制器等。面板驱动器包括用于驱动显示面板的栅极线的栅极驱动器和用于驱动面板的数据线的数据驱动器。
[0005]栅极驱动器基本包括移位寄存器，移位寄存器用于输出依次驱动显示面板的栅极线的扫描脉冲。移位寄存器包括多个从属连接的级，每级包括多个TFT。每级的输出作为扫描脉冲而被提供给每条栅极线并且作为用于控制另一级的控制信号被提供。
[0006]—般来说，每级都包括节点控制器，节点控制器包括:根据Q节点的电压来输出任意一个时钟作为扫描脉冲的上拉晶体管、根据QB节点的电压来输出低电压的下拉晶体管、以及响应于输入控制信号将Q节点和QB节点交替充电和放电的多个晶体管。
[0007]作为每级的晶体管，可使用N型TFT。在常规移位寄存器中使用的N型TFT中，栅极电压不小于施加给源极电极的低电压。尽管施加低电压作为栅极电压，以在逻辑上使晶体管截止，但因为栅极-源极电压Vgs大于OV (Vgs)OV)，所以有漏电流流动。如果晶体管的阈值电压Vth偏移到负值，则漏电流进一步增加，因而电路不会正常工作。因此，移位寄存器不能输出正常波形。
[0008]例如，当使用对光敏感的氧化物晶体管时，如果氧化物晶体管的阈值电压Vth由于光而偏移到负值，则上拉晶体管的导通状态会由于节点控制器的漏电流而变得不稳定。因此，通过上拉晶体管输出的扫描脉冲的波形会畸变或者不输出扫描脉冲。
【发明内容】
[0009]因此，本发明旨在提供一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的移位寄存器及使用该移位寄存器的显示装置。
[0010]本发明的一个目的是提供一种能够抑制截止的晶体管的漏电流以获得稳定输出的移位寄存器及使用该移位寄存器的显示装置。
[0011]在下面的描述中将部分列出本发明的附加优点、目的和特征，这些优点、目的和特征的一部分在研究下文之后对于所属领域技术人员将变得显而易见或者可通过本发明的实施领会到。通过说明书、权利要求书以及附图中具体指出的结构可实现和获得本发明的这些目的和其他优点。
[0012]为了实现这些和其他优点并根据本发明的意图，如在此具体化和概括描述的，一种移位寄存器，包括多个级，其中所述多个级的每一个包括:置位单元，所述置位单元被配置成响应于起始脉冲或从任意一个前级提供的用于当前级的在前输出将第一控制节点即Q节点置位为置位电压；反相器，所述反相器被配置成将第二控制节点即QB节点控制为具有与所述Q节点的逻辑状态相反的逻辑状态；输出单元，所述输出单元被配置成响应于所述Q节点和所述QB节点的逻辑状态输出多个时钟中的任意一个输入时钟或栅极截止电压；包括复位开关元件的复位单元，所述复位开关元件被配置成响应于复位脉冲或从任意一个后级提供的用于当前级的在后输出将所述Q节点复位为第一复位电压；和噪声清除部，所述噪声清除部被配置成响应于所述QB节点将所述Q节点复位为第二复位电压，其中在所述复位开关元件截止时，所述第一复位电压大于提供给所述复位开关元件的栅极的复位脉冲的电压或用于当前级的在后输出的电压。
[0013]所述输出单元可包括扫描输出单元，所述扫描输出单元包括上拉开关元件和下拉开关元件，所述上拉开关元件被配置成响应于所述Q节点输出所述输入时钟作为扫描输出，所述下拉开关元件被配置成响应于所述QB节点输出第一栅极截止电压作为所述扫描输出。可选地，所述输出单元可包括:所述扫描输出单元；和进位输出单元，所述进位输出单元包括进位上拉开关元件和进位下拉开关元件，所述进位上拉开关元件被配置成响应于所述Q节点输出所述输入时钟或所述多个时钟中包含的任意一个进位时钟作为进位输出，所述进位下拉开关元件被配置成响应于所述QB节点输出第二栅极截止电压作为所述进位输出。所述输出单元提供所述扫描输出和所述进位输出中的至少一个作为用于任意一个后级的在前输出和用于任意一个前级的在后输出中的至少一个。在所述扫描输出被输出作为用于任意一个后级的在前输出和用于任意一个前级的在后输出中的至少一个时，所述第一栅极截止电压为所述栅极截止电压。在所述进位输出被输出作为用于任意一个后级的在前输出和用于任意一个前级的在后输出中的至少一个时，所述第二栅极截止电压为所述栅极截止电压。
[0014]所述复位单元可包括所述复位开关元件。可选择地，所述复位单元可包括:作为所述复位开关元件的第一晶体管；第二晶体管，所述第二晶体管被配置成响应于所述复位脉冲或用于当前级的在后输出向所述第一晶体管提供所述第一复位电压；和第三晶体管，所述第三晶体管被配置成响应于所述Q节点的逻辑状态向所述第一晶体管和第二晶体管之间的连接节点提供偏移电压。其中所述第一复位电压为一低电压、所述输入时钟、所述进位时钟、所述扫描输出和所述进位输出中的任意一个。
[0015]所述噪声清除部可包括附加的复位开关元件，所述附加的复位开关元件被配置成响应于所述QB节点的逻辑状态将所述Q节点复位为所述第二复位电压。可选地，所述噪声清除部可包括:第一晶体管和第二晶体管，所述噪声清除部包括的第一晶体管和第二晶体管串联连接在所述Q节点与第二低电压(第二复位电压)的供给端子之间，以响应于所述QB节点的逻辑状态将所述Q节点和所述第二复位电压的供给端子连接；和第三晶体管，所述噪声清除部包括的第三晶体管被配置成响应于所述Q节点的逻辑状态向所述噪声清除部的第一晶体管和第二晶体管之间的连接节点提供偏移电压，其中所述第二复位电压为另一低电压、所述扫描输出和所述进位输出中的任意一个。
[0016]所述置位单元可包括置位晶体管，所述置位晶体管被配置成响应于控制端子的逻辑状态将所述置位电压的供给端子连接到所述Q节点。可选地，所述置位单元可包括:第一晶体管和第二晶体管，所述置位单元包括的第一晶体管和第二晶体管串联连接在所述Q节点与所述置位电压的供给端子之间，以响应于控制端子的逻辑状态将所述Q节点和所述置位电压的供给端子连接；和第三晶体管，所述置位单元包括的第三晶体管被配置成响应于所述Q节点的逻辑状态向所述置位单元的第一晶体管和第二晶体管之间的连接节点提供偏移电压。所述控制端子接收所述起始脉冲、用于当前级的在前进位输出和用于当前级的在前扫描输出中的任意一个来作为用于当前级的在前输出。所述置位电压的供给端子接收一高电压、用于当前级的所述在前进位输出和用于当前级的所述在前扫描输出中的任意一个。
[0017]所述进位下拉开关元件可包括进位下拉晶体管，所述进位下拉晶体管被配置成响应于所述QB节点的逻辑状态将所述进位输出的输出端子和所述第二栅极截止电压的供给端子连接。可选地，所述进位下拉开关元件可包括:第一晶体管和第二晶体管，所述进位下拉开关元件包括的第一晶体管和第二晶体管串联连接在所述进位输出的输出端子与一电压供给端子之间，以响应于所述QB节点的逻辑状态将所述进位输出的输出端子和所述电压供给端子连接；和第三晶体管，所述第三晶体管被配置成响应于所述Q节点的逻辑状态向属于所述进位下拉开关元件的第一晶体管和第二晶体管之间的连接节点提供偏移电压，所述电压供给端子接收所述第二栅极截止电压、所述输入时钟和所述进位时钟中的任意一个。
[0018]当所述在后输出具有所述扫描输出的第一低电压时，所述复位开关元件可通过小于第二低电压的第一低电压截止，第三低电压可小于第二低电压。当在后输出具有所述进位输出的第三低电压时，所述复位开关元件可通过小于第二低电压的第三低电压截止，第一低电压和第二低电压可彼此相等或不同。第三低电压和反相器的第四低电压可彼此相等或不同。偏移电压可等于或大于高电压。
[0019]所述第一栅极截止电压为第一低电压。所述第一复位电压为第二低电压。所述第二栅极截止电压和所述第二复位电压为第三低电压。所述多个时钟可包括其中高脉冲被顺序相移并循环的η相位时钟，η为2或更大的自然数。可选地，所述多个时钟可包括所述η相位时钟和m相位进位时钟，m为2或更大的自然数，所述m相位可与所述η相位相同或不同。所述η相位时钟的高逻辑电平的电压可与所述m相位进位时钟的高逻辑电平的电压相同或不同，且所述η相位时钟的低逻辑电平的电压可与所述m相位进位时钟的低逻辑电平的电压相同或不同。
[0020]所述移位寄存器还可包括QB复位晶体管，所述QB复位晶体管被配置成响应于所述起始脉冲或用于当前级的在前输出将所述QB节点复位为所述反相器的第四低电压。
[0021]在本发明的另一个方面，一种移位寄存器包括多个级，其中所述多个级的每一个包括:输出单元，所述输出单元被配置成响应于Q节点和QB节点的逻辑状态输出多个时钟中的任意一个输入时钟或栅极截止电压；噪声清除部，所述噪声清除部被配置成响应于一前级中使用的在前时钟将用于当前级的在前输出和所述Q节点连接，其中所述在前时钟为任意一个前级处的用于当前级的在前输出；和QB控制器，所述QB控制器被配置成在一部分时间段中将所述QB节点控制为具有与所述Q节点的逻辑状态相反的逻辑状态，其中所述噪声清除部包括:第一晶体管和第二晶体管，所述第一晶体管和第二晶体管串联连接在所述Q节点与用于当前级的在前输出之间，以响应于用于当前级的在前时钟的逻辑状态将所述Q节点和用于当前级的在前输出连接；和第三晶体管，所述第三晶体管被配置成响应于所述Q节点的逻辑状态向所述第一晶体管和第二晶体管之间的连接节点提供偏移电压，
[0022]所述输出单元可以如上所述配置。用于当前级的在前时钟接收在当前级的在前级中使用的在前时钟。所述置位单元和所述复位单元可以如上所述配置。
[0023]所述QB控制器具有所述多个时钟之中的、不与所述输出单元的输入时钟重叠的时钟，或者所述QB控制器包括被配置成响应于所述Q节点将所述QB节点复位为第二低电压的复位晶体管以及被配置成将所述输入时钟加载到所述QB节点的电容器或被配置成响应于所述高电压向所述QB节点提供所述输入时钟的置位晶体管，或者所述QB控制器包括反相器，所述反相器被配置成响应于所述Q节点的逻辑状态将所述QB节点控制为具有与所述Q节点的逻辑状态相反的逻辑状态。
[0024]所述多个时钟可包括其中高脉冲被顺序相移并循环的k相位时钟，其中k为2或更大的自然数，且相邻时钟可部分地重叠。
[0025]所述反相器可包括:第一晶体管，所