显示驱动器的制造方法
【技术领域】
[0001]本发明涉及驱动控制显示面板的显示驱动器，尤其涉及进行从主机装置供给的显示行数据的重排的技术，例如适用于液晶显示驱动器的有效技术。
【背景技术】
[0002]显示驱动器从主机装置输入显示帧的显示行数据，在与显示面板的显示行的扫描驱动同步的定时，使用与该显示行相应的显示行数据来驱动信号行。对信号行的驱动使用根据所对应的显示行数据而选择的灰阶电压。
[0003]作为接收来自主机装置的显示数据的存储装置，具有例如专利文献I所记载的帧缓冲存储器。通过具有帧缓冲存储器，能够相对于显示定时在基于主机装置进行的显示数据的供给中具有较大的定时余裕。但是，难以避免由于帧缓冲存储器而导致的显示驱动器的占有面积的增大，无法满足显示面板相对于显示面积小型化的要求。
[0004]与之相对，如专利文献2所记载，还存在通过多级线锁存器来依次接收来自主机装置的显示数据并进行处理的装置。线锁存器沿信号电极的驱动端子的并列设置的方向进行位排列。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1:日本特开2013-114116号公报
[0008]专利文献2:日本特开2011-133543号公报
【发明内容】
[0009]本发明人对在显示驱动器侧改变从主机装置供给的显示行数据的排列的情况进行了研究。是例如用于放大显示图像的处理、或使像素数据的排列与构成显示面板的像素的子像素映射(Sub pixel mapping)对应的处理。这是为了不给主机装置添加负担。此时，虽然也能够将处理单元及帧缓冲存储器配置在显示驱动器上且处理单元对存储在帧缓冲存储器中的显示数据进行读、修改、写来进行应对，但如此一来可以明确:显示驱动器变得大型化而难以满足显示面板小型化的要求。
[0010]本发明提供一种抑制占有面积增大且能够自行改变显示数据的排列的显示驱动器。
[0011]上述课题及其他课题和新特征可以从本说明书的记述及附图中得以明确。
[0012]简单地说明本发明所公开的实施方式中具有代表性的方案的概要，如下所述。
[0013]S卩，接收多个显示行的显示行数据来驱动控制显示面板的显示驱动器，为了存储从外部供给的显示行数据而具有行存储器。具有逻辑电路，该逻辑电路控制显示行数据相对于上述行存储器的写入和读出，并且使用从行存储器读出的数据来重排显示行数据的像素数据，从而生成显示驱动数据，驱动电路基于从上述逻辑电路输出的驱动数据以显示行为单位来驱动显示面板。上述驱动电路隔着上述逻辑电路及上述行存储器而分离配置在其两侧，上述行存储器的存储容量与比显示帧的显示行数小的行数对应。
[0014]发明效果
[0015]若简单地说明根据本发明所公开的实施方式中的具有代表性的方案得到的效果，如下所述。
[0016]S卩，通过使用逻辑电路和行存储器，无需在狭窄的部位追加多个电路要素的复杂结构，例如增加沿驱动端子配置的线锁存器的级数、或在线锁存器之间的传输路径上配置多个多工器等，从而没有像采用帧存储器的情况那样的占有面积增大的担心，能够在显示驱动器侧改变显示行数据中的像素数据的排列。
【附图说明】
[0017]图1是表示显示驱动器的一例的框图。
[0018]图2是表示逻辑电路的具体例的框图。
[0019]图3是例示输入显示行数据的一部分的说明图。
[0020]图4是例示用于放大显示的重排结果的说明图。
[0021]图5是例示用于放大显示的重排模式下的动作定时的时序图。
[0022]图6是例示输入显示行数据的一部分的说明图。
[0023]图7是例示进行了子像素数据的纵向、横向及斜向移动的重排结果的说明图。
[0024]图8是例示进行图7的重排的情况下的动作定时的时序图。
[0025]图9是例示进行了子像素数据的纵向移动的重排结果的说明图。
[0026]图10是例示进行了子像素数据的纵向及横向移动的重排结果的说明图。
[0027]图11是例示进行了子像素数据的纵向及横向移动的其他重排结果的说明图。
[0028]附图标记说明
[0029]I显示驱动器
[0030]2主处理器
[0031]3液晶显示面板
[0032]10逻辑电路
[0033]11 行存储器(LNMRY)
[0034]12 主接口电路(HSTIF)
[0035]13_A、13_B源极放大电路
[0036]14_A、14_B线锁存电路
[0037]15周边电路
[0038]20数据处理部
[0039]30行存储器控制部
[0040]31 地址计数器(ADRC0UNT)
[0041]32读写时钟控制电路(RWCKCNT)
[0042]33读出数据控制电路(RDCNT)
[0043]34写入数据控制电路(WDCNT)
[0044]MD_FML第I存储行写读模式信号
[0045]MD_SML第2存储行写读模式信号
[0046]CK_FML第I存储行写读时钟
[0047]CK_SML第2存储行写读时钟
[0048]ADR_FML第I存储行地址信号
[0049]ADR_SML第2存储行地址信号
[0050]WD_FML第I存储行写入数据
[0051]WD_SML第2存储行写入数据
[0052]RD_FML第I存储行读出数据
[0053]RD_SML第2存储行读出数据
[0054]DE数据使能信号
[0055]CK动作时钟信号
[0056]DT_DISP显示行数据
[0057]DT_DRV显示驱动数据
【具体实施方式】
[0058]1.实施方式概要
[0059]首先，说明本发明所公开的实施方式的概要。在关于实施方式的概要说明中标注括号而参照的附图中的附图标记只是例示其包含在所标注的构成要素的概念中。
[0060]〔 I〕〈〈行存储器和逻辑电路>>
[0061]接收多个显示行的显示行数据(DT_DISP)来驱动控制显示面板(3)的显示驱动器
(I)具有:输入电路，其输入从外部供给的显示行数据；行存储器(11)，其能够存储输入到上述输入电路的显示行数据；逻辑电路(10)，其控制显示行数据相对于上述行存储器的写入和读出，并且使用从行存储器读出的数据来重排显示行数据的像素数据，从而生成显示驱动数据；和驱动电路(13_A、13_B、14_A、14_B)，其基于从上述逻辑电路输出的驱动数据以显示行为单位来驱动显示面板。上述驱动电路隔着上述逻辑电路及上述行存储器而分离配置在其两侧。上述行存储器具有与比显示帧的显示行数少的行数对应的存储容量。
[0062]由此，通过使用逻辑电路和行存储器，能够无需在狭窄的部位追加多个电路要素的复杂结构地进行显示行数据的重排，其中，在狭窄的部位追加多个电路要素是指例如增加沿驱动端子配置的线锁存器的级数、或在线锁存器之间的传输路径上配置多个多工器等。另外，与采用这样的复杂结构的情况相比能够减小布局面积。并且，也不存在采用帧存储器的情况那样的占有面积大幅增大的担心。而且，能够在显示驱动器侧改变显示行数据的像素数据的排列。即，能够增加显示驱动器侧的数据处理的自由度，也有助于主机装置的负担减轻。
[0063]〔2〕?与显示面板的子像素映射相应的像素数据的重排>>
[0064]在项I中，上述逻辑电路将输入到上述输入电路的显示行数据存储到上述行存储器中，并且使用所输入的该显示行数据、和涉及紧挨着该显示行数据的显示行之前的显示行且从上述行存储器读出的显示行数据，来以显示像素为单位在同一显示行内或相邻显示行之间进行像素数据的重排，由此，使像素数据的排列与构成显示面板的像素的子像素映射对应(图7至图11)。
[0065]由此，能够不给主机装置添加负担地通过显示驱动器其自身来使像素数据的排列与构成显示面板的像素的子像素映射对应。
[0066]〔3〕〈〈放大》
[0067]在项I中，上述逻辑电路通过η次读出与每一个显示行对应的显示行数据并以像素为单位重复η次地配置同一像素数据，来进行用于图像放大的显示行数据的重排(图5、图6)。
[0068]由此，能够不给主机装置添加负担地通过显示驱动器其自身来进行用于放大显示的数据操作。
[0069]〔4〕?子像素数据的纵向、横向及斜向移动>>
[0070]在项2中，上述逻辑电路依次重复以下处理直至最后的显示行:将第I显示行数据的第I子像素位置的子像素数据重排到接着上述第I显示行数据的第2显示行数据的第2子像素位置上，将第2显示行数据的第2子像素位置的子像素数据重排到接着上述第2显示行数据的第3显示行数据的第2子像素位置上，并使第3显示行数据的第2子像素位置的子像素数据移动到第3显示行数据的第I子像素位置上(图7、图8)。
[0071]由此，能够不给主机装置添加负担地通过显示驱动器其自身在同一或相邻的显示行数据之间进行子像素数据的纵向、横向及斜向移动。
[0072