栅极驱动单元、栅极驱动电路及驱动方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及一种驱动装置，特别涉及一种显示器驱动电路中的栅极驱动单元、栅极驱动电路及其驱动方法、以及包含此栅极驱动电路的显示装置。
【背景技术】
[0002]近些年来，有源矩阵型显示装置得到普及，在现有技术中，显示装置中包括多个扫描线(栅极线)、多个信号线(数据线)、扫描线(栅极线)驱动电路和信号线(数据线)驱动电路。各驱动电路位于显示装置的边框区域，一由多个晶体管构成。如图1所示，驱动电路包括第一至第九晶体管、第一电容和第二电容。其中，第四晶体管和第五晶体管的栅极与重置端电连接，在重置阶段，第四晶体管用于重置电路，第五晶体管用于稳定电路的输出。使用双晶体管进行reset保证了在重置阶段的电路的稳定性，但使用双晶体以及附带走线所占用空间也不可小觑，因此晶体管的数量严重制约的驱动电路的减小，从而制约了显示屏边框减小
【发明内容】
[0003]本发明的实施例所要解决的技术问题是现有技术的内部器件数目较多，不利于减小边框宽度的问题。
[0004]为了解决上述技术问题，本发明的实施例提供一种栅极驱动单元，包括:第一晶体管、第二、第三、第四、第五、第六、第七及第八晶体管、第一电容和第二电容；其中，
[0005]所述第一晶体管的栅极电连接第一输入端，所述第一晶体管的第一极电连接第一扫描控制信号端；所述第一晶体管的第二极电连接所述第二晶体管的第二极；
[0006]所述第二晶体管的栅极电连接第二输入端，所述第二晶体管的第一极电连接第二扫描控制信号端；
[0007]所述第三晶体管的栅极电连接所述第一电容的第二极，所述第三晶体管的第一极电连接第一电位，所述第三晶体管的第二极电连接所述第一晶体管和所述第二晶体管的第二极；
[0008]所述第四晶体管的栅极电连接重置信号端；所述第四晶体管的第一极电连接所述第一电位，所述第四晶体管的第二极电连接所述第一晶体管和所述第二晶体管的第二极；
[0009]所述第五晶体管的栅极电连接所述第一晶体管和所述第二晶体管的第二极，所述第五晶体管的第一极电连接所述第一电位，所述第五晶体管的第二极电连接所述第一电容的第二极；
[0010]所述第六晶体管的栅极电连接所述第一电容的第二极，所述第六晶体管的第一极电连接所述第一电位，所述第六晶体管的第二极电连接所述栅极驱动单元的输出端；
[0011]所述第七晶体管的栅极电连接第二时序控制信号端；所述第七晶体管的第一极电连接所述第一电位，所述第七晶体管的第二极电连接所述栅极驱动单元的输出端；
[0012]所述第八晶体管的栅极电连接所述第一晶体管和所述第二晶体管的第二极；所述第八晶体管的第一极电连接第一时序控制信号端，所述第八晶体管的第二极电连接所述栅极驱动单元的输出端；
[0013]所述第一电容的第一极电连接所述第八晶体管的第一极；所述第一电容的第二极电连接所述第三晶体管的栅极；
[0014]所述第二电容的第一极电连接所述第一晶体管和所述第二晶体管的第二极；所述第二电容的第二极电连接所述栅极驱动单元的输出端。
[0015]本发明的实施例还提供一种栅极驱动电路，包括多个沿第一方向排列的上述的栅极驱动单元，其中，
[0016]沿所述第一方向排列的前一级栅极驱动单元的输出端电连接后一级栅极驱动单元第一输入端，沿所述第一方向排列的前一级栅极驱动单元的第二输入端电连接后一级移位寄存单元输出端；
[0017]沿所述第一方向排列的奇数级栅极驱动单元的第一时序控制信号端彼此电连接，偶数级栅极驱动单元的第二时序控制信号端彼此电连接，所述奇数级栅极驱动单元的第一时序控制信号端与所述偶数级栅极驱动单元的第二时序控制信号端电连接至第一引线端;
[0018]所述奇数级栅极驱动单元的第二时序控制信号端彼此电连接，所述偶数级栅极驱动单元的第一时序控制信号端彼此电连接，所述奇数级栅极驱动单元的第二时序控制信号端与所述偶数级栅极驱动单元的第一时序控制信号端电连接至第二引线端。
[0019]本发明实施例提供的栅极驱动单元以及栅极驱动电路，在保证了重置阶段电路稳定性的同时，减少了一个晶体管，从而减小了栅极驱动单元以及栅极驱动电路占用的面积，有效地减小了边框宽度。
[0020]本发明实施例还提供一种栅极驱动电路的驱动方法，包括重置阶段和移位阶段，其中，
[0021]重置阶段时，所述重置信号端、所述第一引线端以及所述第二引线端接入重置信号;
[0022]移位阶段时，所述第一引线端接入第一时钟信号，所述第二引线端接入所述第二时钟信号。
[0023]本发明实施例提供栅极驱动电路的驱动方法，通过在不同阶段为第一引线端和第二引线端接入对应的信号，以在重置阶段通过第一引线端和第二引线端电连接的时序信号控制端口接入重置信号来重置并稳定电路，在移位阶段通过第一引线端和第二引线端电连接的时序信号控制端口接入时钟信号来实现各栅极驱动单元的移位功能，此种智能接入信号的方法不需要使用额外的晶体管，有效地减小了栅极驱动电路的面积，减小了边框宽度。
[0024]本发明实施例还提供一种栅极驱动电路的驱动方法，包括重置阶段和移位阶段:
[0025]重置阶段时，所述重置信号端接入重置信号；
[0026]移位阶段时，所述第一时钟信号端接入第一时钟信号，所述第一时钟信号端接入所述第二时钟信号。
[0027]本发明实施例还提供的一种栅极驱动电路的驱动方法，通过加入信号转换单元转换时钟信号以提供在不同阶段为第一引线端和第二引线端接入对应的信号，无需单独分阶段给第一引线端和第二引线端接入不同的信号，操作更加简单便利；并且采用此种驱动方法，通过提供一个信号转换单元即可在每级栅极驱动电路中减少一个晶体管，有效地减小了栅极驱动电路的面积，减小了边框宽度。
[0028]本发明实施例还提供一种显示装置，包括显示区以及包围所述显示区的边框区，其中，所述显示区至少一侧的所述边框区设置本发明实施例提供的栅极驱动电路。
[0029]本发明实施例提供的显示装置，其边框区域的栅极驱动电路的面积更小，有效地减小了显示装置的边框宽度。另外在边框宽度有限的情况下，采用本发明实施例提供的显示装置更有助于实现更高的分辨率。
【附图说明】
[0030]图1为现有技术中的栅极驱动单元的电路图；
[0031]图2为本发明实施例提供的一种栅极驱动单元的电路图
[0032]图3为图2中栅极驱动单元的一种工作时序图；
[0033]图4为本发明实施例提供的一种栅极驱动电路的结构示意图；
[0034]图5为图4中栅极驱动电路沿第一方向扫描时的工作时序图；
[0035]图6为图4中栅极驱动电路沿第二方向扫描时的工作时序图；
[0036]图7为本发明实施例提供的另一种栅极驱动电路的结构示意图；
[0037]图8为图7中栅极驱动电路的信号转换单元的电路图
[0038]图9为图7中栅极驱动电路沿第一方向扫描时的工作时序图；
[0039]图10为图7中栅极驱动电路沿第二方向扫描时的工作时序图；
[0040]图11为本发明实施例提供的一种显示装置的俯视图；
[0041]图12为本发明实施例提供的另一种显不装置的俯视图
【具体实施方式】
[0042]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0043]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
[0044]本发明提供一种栅极驱动单元，如图2所示，栅极驱动单元包括第一晶体管至第八晶体管Tl?T8、第一电容Cl和第二电容C2。
[0045]所述第一晶体管Tl的栅极电连接第一输入端Gn-1/STVl，所述第一晶体管Tl的第一极电连接第一扫描控制信号端DIRl ;所述第一晶体管Tl的第二极电连接所述第二晶体管T2的第二极至P点。
[0046]所述第二晶体管T2的栅极电连接第二输入端Gn+1/STV2，所述第二晶体管的第一极电连接第二扫描控制信号端DIR2。
[0047]第一扫描信号控制端DIRl和第二扫描控制信号端DIR2用于控制第一输入端Gn-1/STVl或第二输入端Gn+1/STV2的信号接入电路，即实现电路在两种扫描方式下切换，当应用到显示装置时，可以实现双向选择扫描。
[0048]请继续参考图2，所述第三晶体管T3的栅极电连接所述第一电容Cl的第二极，即电路中的Q点；所述第三晶体管T2的第一极电连接第一电位VI，所述第三晶体管T3的第二极电连接所述第一晶体管Tl和所述第二晶体管T2的第二极T2，即电路中的P点。
[0049]所述第四晶体管T4的栅极电连接重置信号端Reset ;所述第四晶体管T4的第一极电连接第一电位VI，所述第四晶体管T4的第二极电连接所述第一晶体管Tl和所述第二晶体管T2的第二极，