技术编号：7523679
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本实用新型涉及数字集成电路领域中用于ASIC芯片的时钟切换电路，尤其涉及一种防毛刺时钟选择器的时序优化电路，相较于传统的防毛刺时钟选择器切换电路，具有时钟信号的上升、下降时间更加对称的特点。背景技术随着SoC和ASIC技术的高速发展，设计的复杂度和集成度也大幅增长。在同一系统用到多个时钟源的需求变得非常的普遍，时钟源之间的动态切换功能越来越常见，因此具有防毛刺功能的时钟切换电路就大量出现在系统中。图1所示为此种传统防毛刺时钟选择器电路，其基本结构为输入端A...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。