技术编号：7262607
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明公开了一种高压静电保护结构，包括一N型LDMOS置于一硅衬底上方的P型埋层内；多晶硅栅右侧有源区是LDMOS漏区，包括设置于P型埋层右侧上部的高压N阱和第一N+型扩散区，第一N+扩散区与多晶硅栅之间相隔一场氧化区，第一N+扩散区及该场氧化区均被高压N阱包围；多晶硅栅的左侧有源区是LDMOS的源区，包括设置于P型埋层右侧上部的高压P阱和N阱；部分第二N+扩散区和第一P+扩散区位于N阱上方，其余部分第二N+扩散区位于高压P阱上部，第二P+扩散区位于高压P...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。