技术编号：7221158
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明一般涉及双镶嵌(dual damascene)半导体的制备方法，和 制表面啦L并造度的方法和系统。2. 相关技术描述双镶嵌制备方法在半导体的制备中变得越来越普遍。在典型的双镶嵌制备方法中，将一种或多种导电物质沉积在先前在半导体衬底中或者 在半导体衬底上形成的膜中形成的图案化的沟槽和通道中衬底，以形成所期望的电路相互连接。经常形成导电材料过量或者部分过载。导电材 料的过载部分是不必要的和不希望的，而且是必须得去除以产生出镶嵌 特征和为随后的处理提供均匀...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。