技术编号：7086739
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。一种导电膜包括基底及导电层，导电层设置于基底至少一表面上，导电层包括多条平行的导电丝线及连接各导电丝线的搭接线，搭接线的两端点分别搭接相邻两条导电丝线上，且同一导电丝线同一侧的相邻两条搭接线位于所在导电丝线上的两个端点之间的距离为变化值。上述设置一层导电层的导电膜中，因为连接各相邻导电丝线的搭接线可以在一定范围内随机设置，可在一定程度上破坏与显示器件叠加产生的周期结构，从而减弱莫尔条纹现象。设置两层或多层导电层的导电膜，多层导电层在叠加时，无对准精度要求，...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。