技术编号:6921018
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体器件及其制造方法,尤其涉及一种在低介电性 膜上具有布线线路的半导体器件。背景技术作为待安装到以便携式电子器件等为代表的小尺寸电子器件上的半导体器件,已知的有芯片尺寸封装(CSP),每个芯片尺寸封装都具有基本等 于半导体衬底尺寸的大小。在CSP中,还将在晶片状态下完成封装并通过 划片分离成个体半导体器件的CSP称为晶片级封装(WLP)。在如上所述(例如,参见日本专利申请公开公布No.2004-349461)的 传统半导体器件中,从绝缘膜上...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。