技术编号：6471172
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。说明书相关申请交叉参考本申请要求通过引用而完全结合于此的2000年6月9日提交的题为“Low-Latency FIFO For Mixed-Clock Systems”的美国临时专利申请序列号60/210,642的优先权。背景技术发明领域本发明涉及FIFO电路，尤其涉及与以不同速度工作的子系统接口并可以是同步或异步的，并且在子系统之间具有非常长的互连延迟的低等待时间FIFO设计。相关技术背景VLSI中的趋势正日益朝向涉及许多时钟域的“芯片上系统”。一个富有...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。