技术编号：3170027
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及到半导体集成电路的制作，更确切地说是涉及到导体层平面沉积和抛光的一种方法。背景技术 传统的半导体器件通常都包含半导体衬底如硅衬底、多个依次制作的介电中间层如氧化硅以及由导体材料制成的导电通道或互连线。作为互连材料，铜和铜合金因其优越的电迁徙性能和低电阻率特性近来受到重视。互连线通常是用金属化工艺在介电层腐蚀成的形貌特征或凹腔中填充铜而成。优选的铜金属化方法是电镀。在集成电路中，在衬底表面上横向地布有多层互连网络。制作在各层中的互连线可用通道或接点...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。