用于存储操作的系统、器件以及方法
【专利摘要】本发明提供一种用于存储操作的系统、器件以及方法。一个示例性的系统包括：锁存电路，该锁存电路被存储器件的多个存储块共享，并且该锁存电路被配置为提供一个或多个调节信号以用于存储操作；源信号线电路，该源信号线电路被多个存储块共享，并且被配置为至少部分地基于一个或多个调节信号而向多个存储块提供源信号线电压以用于所述存储操作；以及多个驱动电路，被配置为至少部分基于一个或多个调节信号而向所述多个存储块提供多个驱动信号。
【专利说明】
用于存储操作的系统、器件以及方法
技术领域
[0001] 本发明所描述的技术总体涉及电子器件，更具体地，涉及存储器件。
【背景技术】
[0002] 半导体存储器件广泛地用于许多应用。半导体存储器件的不断发展增加了存储容 量并且减小了芯片尺寸。存储器件（例如，闪存器）可包括具有大量按照块（例如，页）布 置的存储单元的存储阵列。通常使用一个或多个晶体管制造存储单元。
【发明内容】
[0003] 根据本发明的一个方面，提供了一种用于存储操作的系统，系统包括：锁存电路， 锁存电路被存储器件的多个存储块共享并且被配置为提供用于存储操作的一个或多个调 节信号；源信号线电路，源信号线电路被多个存储块共享，并且被配置为至少部分基于一 个或多个调节信号而向多个存储块提供源信号线电压以用于存储操作；以及多个驱动器电 路，被配置为至少部分基于一个或多个调节信号而向多个存储块提供多个驱动信号。
[0004] 优选地，该系统还包括：控制信号生成器，被配置为向锁存电路提供一个或多个控 制信号；其中，锁存电路被配置为至少部分基于一个或多个控制信号而提供一个或多个调 节信号。
[0005] 优选地，该系统还包括：控制信号发生器，被配置为至少部分基于存储操作，而向 多个驱动器电路提供多个控制信号。
[0006] 优选地，控制信号发生器还被配置为响应于对应于读操作的存储操作，而向多个 驱动器电路提供相同的控制信号。
[0007] 优选地，控制信号发生器还被配置为响应于对应于编程操作或擦除操作的存储操 作，而向多个驱动器电路提供不同的控制信号。
[0008] 优选地，多个驱动器电路分别对应于多个存储块。
[0009] 优选地，一存储块包括一个或多个存储单元；以及一存储单元包括用于储存电荷 的浮栅、用于控制浮栅的控制栅极以及用于去除电荷的擦除栅极。
[0010] 优选地，用于存储块的驱动器电路包括擦除栅极驱动器，擦除栅极驱动器被配置 为向擦除栅极提供栅极控制信号。
[0011] 优选地，用于存储块的驱动器电路包括控制栅极驱动器，控制栅极驱动器被配置 为向控制栅极提供栅极控制信号。
[0012] 优选地，锁存电路还被配置为向多个驱动器电路提供第一调节信号，以及向源信 号线电路提供第二调节信号。
[0013] 优选地，锁存电路包括：第一反相器，包括第一输入端和第一输出端；以及第二反 相器，包括第二输入端和第二输出端，第二输入端连接至第一输出端，并且第二输出端连接 至第一输入端。
[0014] 优选地，锁存电路还被配置为在第二输出端处向源信号线电路提供第二调节信 号。
[0015] 优选地，锁存电路还包括：晶体管网，连接至第二输出端和第一输入端，并且被配 置为向多个驱动器电路提供第一调节信号。
[0016] 优选地，晶体管网包括一个或多个p型晶体管和一个或多个n型晶体管。
[0017] 优选地，源信号线电路包括多个第一 n型晶体管；以及一驱动器电路包括一个或 多个P型晶体管和一个或多个第二n型晶体管。
[0018] 根据本发明的又一方面，提供了一种存储器件，包括：多个存储块；公共源信号 线，公共源信号线被多个存储块共享；以及分区驱动电路，分区驱动电路被多个存储块共 享，并且被配置为向公共源信号线提供源信号线电压以及向多个存储块提供多个用于存储 操作的驱动信号。
[0019] 优选地，该器件还包括：控制信号生成器，被配置为向分区驱动电路提供一个或多 个控制信号；其中，分区驱动电路被配置为至少部分基于一个或多个控制信号而提供源信 号线电压和多个驱动信号。
[0020] 优选地，分区驱动电路包括：锁存电路，锁存电路被多个存储块共享，并且被配置 为至少部分基于一个或多个控制信号而提供一个或多个调节信号；以及源信号线电路，源 信号线电路被多个存储块共享，并且被配置为至少部分基于一个或多个调节信号而提供源 信号线电压。
[0021] 优选地，分区驱动电路还包括：多块驱动器电路，多块驱动器电路被配置为至少部 分基于一个或多个调节信号而向多个存储块提供多个驱动信号。
[0022] 根据本发明的另一方面，提供了一种方法，包括：提供一个或多个用于存储操作的 调节信号，存储操作涉及存储器件的多个存储块；至少部分基于一个或多个调节信号，向多 个存储块提供公共源信号线电压，以用于存储操作；以及至少部分基于一个或多个调节信 号，向多个存储块提供多个驱动信号。
【附图说明】
[0023] 当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调 的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种 部件的尺寸可以被任意增加或减少。
[0024] 图1示出了根据一些实施例的存储器的示图。
[0025] 图2示出了根据一些实施例的存储阵列结构的示图。
[0026] 图3示出了根据一些实施例的多个存储块共享的分区驱动电路的示图。
[0027] 图4至图6示出了根据一些实施例的使用图3所示的分区驱动电路的不同存储操 作的示图。
[0028] 图7示出了根据一些实施例的用于执行存储操作的示例流程图。
【具体实施方式】
[0029] 以下公开提供了许多不同实施例或实例，用于实现本发明的不同特征。以下将描 述组件和布置的特定实例以简化本发明。当然，这些仅是实例，而不旨在限制本发明。例如， 在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触 的实施例，并且可以包括在第一部件和第二部件之间可以形成额外的部件从而使得第一部 件和第二部件可以不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和 /或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/ 或配置之间的关系。
[0030] 此外，为了便于描述，本文中可以使用诸如"在…上"、"在…中"等空间关系术语以 描述如图所示的一个元件或部件与另一元件（多个元件）或部件（多个部件）的关系。除 图中所示的方位之外，空间关系术语旨在包括器件在使用或操作过程中的不同定向。装置 可以以其它方式定向（旋转90度或在其他定向上），并且在本文中使用的空间关系描述符 可同样地作出相应的解释。
[0031] 传统的存储结构通常要求每一个存储块具有一个或多个驱动电路。例如，对存储 器结构中的每一个存储块提供高压驱动和源信号线（source line)驱动，以执行存储操作， 诸如，擦除和编程。这些驱动电路占据了存储器件一定比例的尺寸。在某些情况下，存储结 构中驱动电路所占用的面积很重要。例如，对于智能卡应用，频繁的数据更新通常需要小块 尺寸。可改善存储结构和/或驱动电路结构以减小驱动电路所占用的面积。
[0032] 图1示出了根据一些实施例的存储器的示图。如图1所示，存储器100(例如，作 为非易失性存储器件的一部分）包括存储单元102和存储单元104,存储单元102和存储单 元104共用公共源（CS) 106和擦除栅极（EG) 108。存储单元102包括浮栅（FG) 110、控制栅 极（CG) 112、字线（WL) 114和位线（BL) 116。例如，BL 116可被其他的存储器共用。而且， 存储单元104包括FG 118、CG 120、WL 122和BL 124。例如，BL 124可被其他的存储器共 享。
[0033] 可对存储单元102和存储单元104进行多种存储操作，包括编程、读、写和擦除。浮 栅110和浮栅118能够保持电荷，并且存储单元102和存储单元104中的数据分别通过浮 栅110和浮栅118具有电荷或不具有电荷而确定。例如，可通过将电子注入FG 110上来对 存储单元102充电，并且在擦除操作期间通过将电子隧穿（例如，穿过与FG 110接触的薄 氧化物）从FG 110处去除电荷。控制栅极112和控制栅极120彼此不连接，因此可偏置为 不同的电压。
[0034] 例如，在存储器100内，对于某些存储操作（例如，读、编程和擦除），选择存储单元 102而没有选择存储单元104。表1示出了在进行各种存储操作时，施加给存储单元102的 不同组件和存储单元104的不同组件的电压。例如，"HV1"对应于11伏，"MV"对应于4. 3 伏，"HV2"对应于13伏，"VPWL"对应于0. 9伏，"VRBL"对应于0. 6伏，"VPBL"对应于0. 2 伏，以及"VIB"对应于1.3伏。
[0035] 表 1
[0036]
[0037] 例如，如表1所示，在编程操作期间，将0. 2伏的电压施加给位线116,并且将4. 3 伏的电压施加给公共源极106。将0. 9伏的电压施加给字线114以导通衬底126中的沟道。 电流在公共源极106和位线116之间流动。将11V的电压施加给控制栅极112,因此在强电 场的影响下，电子被排布（programmed)到浮栅110上。相似地，可通过给存储单元102的 组件施加不同的电压来执行读操作和擦除操作。
[0038] 图2示出了根据一些实施例的存储阵列结构的示图。如图2所示，多个存储块（例 如，第0页、…、第（m-1)页）共享分区驱动电路（例如电路702)，而不是每一个存储块都 有自己的驱动电路。而且，多个存储块共享公共源信号线（例如，SL0)。例如，每一个存储 块均包括两根字线（例如，WL0、WL1)，这两个字线与多根位线（未示出）相交，以选择存储 块内的一个或多个存储单元来进行各种存储操作。例如，每一个存储块均包括一个或多个 存储器（例如，存储器100)。
[0039] 图3示出了根据一些实施例的由多个存储块共享的分区驱动电路的示图。如图3 所示，分区驱动电路800 (例如，图2所示的驱动电路702)包括被多个存储块共用的锁存电 路806和源信号线（SL)驱动器808。而且，分区驱动电路800包括用于多个存储块的多个 EG驱动器（例如，￡6〈0>46〈1>、~46〈15>)和多个06驱动器（例如，06〈0>、06〈1>、一、 CG〈15>)，其中每一个存储块对应于一个EG驱动器和一个CG驱动器。分区驱动电路800接 收来自控制信号电路810的一个或多个控制信号，并且给多个存储块提供一个或多个驱动 信号，以用于各种存储操作。
[0040] 例如，16个存储块（例如，第0页、…、第15页）共享分区驱动电路800。在一些 情况下，选择存储块（例如，第〇页）而不选择其他的存储块（例如，第1页、…、第15页） 来进行存储操作。EG驱动器802(例如，EG〈0>)给所选择的存储块（例如，第0页）中的一 个存储单元的EG端提供驱动信号812, CG驱动器804 (如，CG〈0>)给该存储单元的CG端提 供驱动信号814,以及SL驱动器808向被所有存储块共享的公共源信号线SL提供源信号线 电压816。包括两个反相器854和856的锁存电路806给EG驱动器802和CG驱动器804 提供电压818,并且该锁存电路806给SL驱动器808提供电压820。在一些实施例中，电源 电压生成器（未示出）被配置为给分区驱动电路800提供电源电压822、824、826、828、862 和 864。
[0041] 表1示出了通过驱动电路800给所选择的存储块（例如，第0页）内的一个或多 个存储单元的端子提供的驱动信号，表2示出了通过控制信号电路810提供的用于某些存 储操作的控制信号，以及表3示出了给驱动电路800提供的用于存储操作的电源电压。例 如，"HV1"对应于11伏，"MV"对应于4. 3伏，并且"HV2"对应于13伏。
[0050] 如表1至表3所示，给驱动电路800提供特定的电源电压和控制信号用于读操作。 具体地，所选择的存储块和其他的存储块接收相同的电源电压和相同的控制信号。如图4 所示，响应于所施加的电源电压和控制信号，晶体管834、晶体管836、晶体管838和晶体管 844截止，而晶体管832、晶体管840、晶体管842和晶体管846导通。对于所选择的存储块 (例如，第0页），EG驱动器802中的晶体管848和CG驱动器804中的晶体管854截止，而 EG驱动器802中的晶体管850和CG驱动器804中的晶体管852导通。电压818和电压820 都等于低压（例如，0V)。将驱动信号812和驱动信号814设置为电源电压"VDD"，而将源 信号线电压816设置为低压（例如，0V)。并且，如表1至表3所示，其他的存储块（例如， 第1页至第15页）中的每一个接收的驱动信号均与来自相应的EG驱动器和相应的CG驱 动器的电源电压"VDD"相等，并且其他的存储块（例如，第1页至第15页）中的每一个接 收的源信号线电压816均与来自SL驱动器808的低压（例如，0V)相等。
[0051] 如表1至表3所示，给驱动电路800提供一些电源电压和控制信号以用于编程操 作。具体地，所选择的存储块和其他的存储块接收相同的电源电压和不同的控制信号。如 图5所示，响应于所施加的电源电压和控制信号，晶体管832、晶体管834、晶体管840、晶体 管842和晶体管846截止，而晶体管836、晶体管838和晶体管844导通。对于所选择的存 储块（例如，第〇页），EG驱动器802中的晶体管848和CG驱动器804中的晶体管854截 止，而EG驱动器802中的晶体管850和CG驱动器804中的晶体管852导通。电压818等 于低压（例如，0V)，并且电压820等于电压"HV1"。将驱动信号812和源信号线电压816设 置为电压"MV"，并且将驱动信号814设置为电压"HV1"。并且，如表1至表3所示，其他的 存储块（例如，第1页至第15页）中的每一个接收的驱动信号与来自相应的EG驱动器和 相应的CG驱动器的低压（例如，0V)相等，并且其他的存储块（例如，第1页至第15页）中 的每一个接收的源信号线电压816与来自SL驱动器808的电压"MV"相等。
[0052] 如表1至表3所示，给驱动电路800提供特定的电源电压和控制信号以用于擦除 操作。具体地，所选择的存储块和其他的存储块接收相同的电源电压、某些相同的控制信号 和其他一些不同的控制信号。如图6所示，响应于所施加的电源电压和控制信号，晶体管 836、晶体管840、晶体管842和晶体管844截止，并且晶体管832、晶体管834、晶体管838 和晶体管846导通。对于所选择的存储块（例如，第0页），EG驱动器802中的晶体管848 和CG器804中的晶体管852截止，并且EG驱动器802中的晶体管850和CG驱动器804中 的晶体管854导通。电压818等于低压（例如，0V)，并且电压820等于电压"HV2"。将驱 动信号814和源信号线电压816设置为低压（例如，0V)，并且将驱动信号812设置为电压 "HV2"。并且，如表1至表3所示，其他的存储块（例如，第1页至第15页）中的每一个接 收的驱动信号与来自相应的EG驱动器和相应的CG驱动器的低压（例如，0V)相等，并且其 他的存储块（例如，第1页至第15页）中的每一个接收的源信号线电压816与来自SL驱 动器808的低压（例如，0V)相等。
[0053] 图7示出了根据一些实施例的用于执行存储操作的示例性流程图。在步骤1002 中，为涉及存储器件的多个存储块的存储操作提供一个或多个调节信号。例如，被存储器 件的多个存储块共享的锁存电路被配置为提供一个或多个调节信号。在步骤1004中，至 少部分地基于一个或多个调节信号，给多个存储块提供公共源信号线电压以用于各种存储 操作。例如，被多个存储块共享的源信号线电路被配置为提供公共源信号线电压。在步骤 1006中，至少部分地基于一个或多个调节信号，给多个存储块提供多个驱动信号。例如，多 个驱动电路被配置为提供多个驱动信号。
[0054] 根据一个实施例，一种系统包括：锁存电路，该锁存电路被存储器件的多个存储块 共享，并且该锁存电路被配置为提供一个或多个调节信号以用于存储操作；源信号线电路， 该源信号线电路被多个存储块共享，并且被配置为至少部分地基于一个或多个调节信号而 向多个存储块提供源信号线电压以用于存储操作；以及多个驱动电路，被配置为至少部分 基于一个或多个调节信号而向多个存储块提供多个驱动信号。
[0055] 根据另一个实施例，一种存储器件包括：多个存储块；公共源信号线，该公共源信 号线被多个存储块共享；以及分区驱动电路，该分区驱动电路被多个存储块共享，该分区驱 动电路被配置为给公共源信号线提供源信号线电压以及给多个存储块提供多个驱动信号 以用于存储操作。
[0056] 根据又一个实施例，提供一种用于执行存储操作的方法。用于存储操作的一个或 多个调节信号涉及存储器件的多个存储块。至少部分基于一个或多个调节信号，给多个存 储块提供公共源信号线电压以用于存储操作。至少部分基于一个或多个调节信号，给多个 存储块提供多个驱动信号。
[0057] 上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明 的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或 更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本 领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不 背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【主权项】
1. 一种用于存储操作的系统，所述系统包括： 锁存电路，所述锁存电路被存储器件的多个存储块共享并且被配置为提供用于存储操 作的一个或多个调节信号； 源信号线电路，所述源信号线电路被所述多个存储块共享，并且被配置为至少部分基 于所述一个或多个调节信号而向所述多个存储块提供源信号线电压以用于所述存储操作； 以及 多个驱动器电路，被配置为至少部分基于所述一个或多个调节信号而向所述多个存储 块提供多个驱动信号。2. 根据权利要求1所述的系统，还包括： 控制信号生成器，被配置为向所述锁存电路提供一个或多个控制信号； 其中，所述锁存电路被配置为至少部分基于所述一个或多个控制信号而提供所述一个 或多个调节信号。3. 根据权利要求1所述的系统，还包括： 控制信号发生器，被配置为至少部分基于所述存储操作，而向所述多个驱动器电路提 供多个控制信号。4. 根据权利要求3所述的系统，其中： 所述控制信号发生器还被配置为响应于对应于读操作的所述存储操作，而向所述多个 驱动器电路提供相同的控制信号。5. 根据权利要求3所述的系统，其中： 所述控制信号发生器还被配置为响应于对应于编程操作或擦除操作的所述存储操作， 而向所述多个驱动器电路提供不同的控制信号。6. 根据权利要求1所述的系统，其中，所述多个驱动器电路分别对应于所述多个存储 块。7. 根据权利要求1所述的系统，其中： 一存储块包括一个或多个存储单元；以及 一存储单元包括用于储存电荷的浮栅、用于控制所述浮栅的控制栅极以及用于去除所 述电荷的擦除栅极。8. -种存储器件，包括： 多个存储块； 公共源信号线，所述公共源信号线被所述多个存储块共享；以及 分区驱动电路，所述分区驱动电路被所述多个存储块共享，并且被配置为向所述公共 源信号线提供源信号线电压以及向所述多个存储块提供多个用于存储操作的驱动信号。9. 根据权利要求8所述的器件，还包括： 控制信号生成器，被配置为向所述分区驱动电路提供一个或多个控制信号； 其中，所述分区驱动电路被配置为至少部分基于所述一个或多个控制信号而提供所述 源信号线电压和所述多个驱动信号。10. -种方法，包括： 提供一个或多个用于存储操作的调节信号，所述存储操作涉及存储器件的多个存储 块； 至少部分基于所述一个或多个调节信号，向所述多个存储块提供公共源信号线电压， 以用于所述存储操作；以及 至少部分基于所述一个或多个调节信号，向所述多个存储块提供多个驱动信号。
【文档编号】G11C16/14GK105895154SQ201510412113
【公开日】2016年8月24日
【申请日】2015年7月14日
【发明人】池育德, 郭政雄, 李谷桓, 陈中杰
【申请人】台湾积体电路制造股份有限公司