一种差分信号幅度检测电路的利记博彩app
【技术领域】
[0001] 本发明涉及模拟信号处理及通信技术领域，具体涉及一种差分信号幅度检测电 路。
【背景技术】
[0002] 差分信号幅度检测电路作为一种基本模拟电路在数据采样方面应用很广，在通信 系统中，经常需要判断正常的传输信号是否已中断来作为系统告警条件，或者开启睡眠模 式以节省功耗。
[0003] 高速信号进行传输时，一般为差分信号，差分幅度较低，这时需要检测较小的差分 幅度，有时候甚至仅为几个毫伏，比如，10G SFP+光模块中的限幅放大器、激光驱动器以及 10G复用和解复用芯片里面，均需要检测输入信号是否丢失，而且差分幅度可能低到毫伏级 别。
[0004] 传统的检测电路使用二极管或者某些器件的二极管特性来将差分信号转换为单 端无极性信号，然后另接一个比较器以判断此信号幅度是否大于设定的检测阀值。但是，这 种方式的转换效率较为低下，在差分输入信号幅度较低的情况下，其单端输出的幅度很小， 甚至接近于零，因此无法得到正确的检测结果。同时，无论是使用二极管、BJT管（Bipolar Junction Transistor，双极结型晶体管）的共集电极架构，还是M0S管源跟随器架构，其增 益，即单端输出幅度与差分输入信号幅度之比，理论计算值小于1，而且受限于半导体制造 工艺和实际电路设计中的面积限制，其增益会更小。当差分输入信号幅度较小时，其单端输 出幅度已无法跟随差分输入信号幅度，甚至接近于零，因此无法进行差分小信号检测。
[0005] 有鉴于此，急需提供一种新的差分信号幅度检测电路，解决现有的差分信号幅度 检测电路转换效率低下，当差分输入信号幅度较小时，其单端输出幅度无法跟随差分输入 信号幅度，甚至接近于零，导致无法进行差分小信号检测的问题。
【发明内容】
[0006] 本发明所要解决的技术问题是现有的差分信号幅度检测电路转换效率低下，当差 分输入信号幅度较小时，其单端输出幅度无法跟随差分输入信号幅度，甚至接近于零，导致 无法进行差分小信号检测的问题。
[0007] 为了解决上述技术问题，本发明所采用的技术方案是提供一种差分信号幅度检测 电路，第一 NM0S管和第二NM0S管的栅极分别接差分输入信号的负输入端和正输入端，第一 NM0S管和第二NM0S管的源极相连，并经第一恒流源接地；
[0008] 第三NM0S管和第四NM0S管的栅极分别接差分输入信号的正输入端和负输入端，第 三NM0S管和第四NM0S管的源极相连，并经第二恒流源接地；
[0009] 所述第一匪0S管与第三匪0S管的漏极相连，并经第一电阻接电源电压;所述第二 NM0S管与第四NM0S管的漏极相连，形成第一连接点，并经第二电阻接电源电压；
[0010]第三电阻的一端接差分输入信号的负输入端，另一端经第四电阻接差分输入信号 的正输入端，第三电阻和第四电阻的连接点与第五NMOS管和第六NMOS管的栅极相连，第五 匪0S管和第六匪0S管的源极相连，并经第三恒流源接地，第五匪0S管和第六NM0S管的漏极 分别经第五电阻和第六电阻接电源电压，其中第六匪0S管与第六电阻的连接点为第二连接 占.
[0011] 第一连接点与第二连接点分别接入比较器的两个输入端，输出比较结果V0UT。
[0012] 在上述技术方案中，所述第一匪0S管与所述第三NM0S管尺寸相同，所述第二NM0S 管与所述第四匪0S管尺寸相同，且所述第二NMOS管与所述第四NMOS管的尺寸分别为所述第 一匪0S管与所述第三匪0S管尺寸的η倍，所述第六匪0S管尺寸为所述第五匪0S管尺寸的η 倍。
[0013] 在上述技术方案中，所述第一恒流源与所述第二恒流源115均设为Iss，所述第三恒 流源设为Iset;所述第二电阻设为Rp，所述第三电阻与所述第四电阻相同，所述第六电阻设 为RS ;所述第一连接点设为VPEAK，所述第二连接点设为VSET。
[0014] 在上述技术方案中，假设当差分输入信号幅度增大到某个特定值时，所述第一恒 流源的电流全部流向所述第二NM0S管，即满足如下公式（1)和公式(2)，其中I DjPID2分别为 所述第一 NM0S管和所述第二NM0S管的漏端电流，VCsdPVCS2分别为所述第一 NM0S管和所述第 二NM0S管的栅源电压差，
[0017] 公式⑵开方减去公式（1)开方，令VCS2-VCS1 = VID 20，可得到，[0018]
(3)
[0015] (1)
[0016] (2)
[0019]公式(3)实际上已经是比较大的差分信号，以下所有的分析和计算仅限于小信号， BP
对于小信号同理可得到以下公式(4)和(5)，其中△ ID2 2 0为所述第二NM0S管 的漏端电流变化值，当差分输入信号幅度Vm为0时，ID1 = Iss/(n+l)，ID2 = n*Iss/(n+l)，有
[0022] 公式(5)开方减去公式(4)开方，可得，
[0020] (4)
[0021] .(5:)
[0023]
(6)
[0024]由公式(6)可得到方程大于0的解，
[0025]
(7)
[0026] 同理，对于所述第三NM0S管和所述第四NM0S管，Δ ID4> 〇为所述第四NM0S管的漏端 电流变化值，有
[0033] AVpem即为电路单端输出幅度，由此可见，当差分输入信号幅度VID为0时，单端输 出幅度Δ VPEAK为0,随着差分输入信号幅度VlD的增大，单端输出幅度A VpEAK逐步升高，由公
[0027] (8)
[0028] (9)
[0029]
[0030] (1Q)
[0031] 压值的变化为，
[0032] (11) 式（11)可以看出，通过设置合适的Rp值，可以使得电路的增益，即^i>l，因此对于差分 ^ ID· 小信号检测，不会因为增益不够而无法检测出差分小信号的幅度，
[0034] 下面计算出当所述差分输入信号幅度VID为0时，所述第一连接点VPEAK的电压以及 所述第二连接点Vset的电压，
[0035] (12)
[0036] (..13.)
[0037]
[0038] (14)
[0039]由公式（14)可知，通过所述第三恒流源ISET和所述第六电阻Rs可设置电路的幅度 检测阈值AVth。
[0040]在上述技术方案中，还包括与所述第三恒流源并联的第四恒流源，所述第四恒流 源的一端接所述第五匪0S管的源极和所述第六NM0S管的源极，另一端接地，所述第四恒流 源设为Ihys，其通断受所述V0UT控制。
[0041 ]在上述技术方案中，还包括分别与所述第一恒流源和所述第二恒流源并联的第五 恒流源和第六恒流源，所述第五恒流源的一端接所述第一 NM0S管的源极和所述第二NM0S管 的源极，另一端接地;所述第六恒流源的一端接所述第三匪0S管的源极和所述第四NM0S管 的源极，另一端接地，所述第五恒流源和所述第六恒流源均设为Ihys，所述第五恒流源和所 述第六恒流源的通断受所述V0UT控制。
[0042] 在上述技术方案中，所有NM0S管在BiCMOS或Bipolar工艺中均可采用NPN管代替。
[0043] 本发明将差分信号转换成单端无极性输出信号的同时，将此信号进行放大，使得 单端输出幅度能够跟随差分输入信号幅度，甚至更高，因此在差分小信号模式下，也能够进 行正常的幅度检测，本发明所述的差分信号幅度检测电路，结构简单，占用面积小，功耗低， 可以有效检测毫伏级别的差分小信号，适用面非常广。
【附图说明】
[0044] 图1为本发明实施例一提供的一种差分信号幅度检测电路图；
[0045] 图2为传统的差分信号幅度检测电路图；
[0046] 图3为本发明实施例二提供的一种差分信号幅度检测电路图；
[0047]图4为本发明实施例三提供的一种差分信号幅度检测电路图。
【具体实施方式】
[0048]本发明通过使用两组非对称的共射级或共源级电路并接，将差分输入信号转换成 单端无极性输出信号的同时，将此信号进行放大，使得单端输出幅度能够跟随差分输入信 号幅度，甚至更高，因此在差分小信号模式下也能够进行正常的幅度检测。本发明可以在 CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）工艺或者 BiCM0S(Bipolar CMOS，是CMOS和双极器件同时集成在同一块芯片上的技术)工艺上实现。 [0049]下面结合说明书附图和【具体实施方式】对本发明做出详细的说明。
[0050]如图1所示，为本发明实施例一提供的一种差分信号幅度检测电路图，其电路结构 如下：
[00511第一 NM0S管101和第二匪0S管102的栅极分别接差分输入信号的负输入端(VIN)和 正输入端(VIP)，第一 NM0S管101和第二NM0S管102的源极相连，并经第一恒流源114接地； [0052]第三匪0S管103和第四匪0S管104的栅极分别接差分输入信号的正输入端和负输 入端，第三NM0S管103和第四NM0S管104的源极相连，并经第二恒流源115接地；
[0053] 第一 NM0S管101与第三匪0S管103的漏极相连，并经第一电阻107接电源电压;第二 NM0S管102与第四NM0S管104的漏极相连，形成第一连接点，并经第二电阻108接电源电压； [0054]第三电阻109的一端接差分输入信号的负输入端，另一端经第四电阻110接差分输 入信号的正输入端，第三电阻109和第四电阻110的连接点与第五匪0S管105和第六NM0S管 106的栅极相连，第五NM0S管105和第六NM0S管106的源极相连，并经第三恒流源116接地，第 五NM0S管105和第六NM0S管106的漏极分别经第五电阻111和第六电阻112接电源电压，其中 第六NM0S管106与第六电阻112的连接点为第二连接点；
[0055]第一连接点与第二连接点分别接入比较器113的两个输入端，输出比较结果V0UT。 [0056] 在上述实施例一中，第一匪0S管101与第三NM0S管103尺寸相同，第二NM0S管102与 第四NM0S管104尺寸相同，并且第二匪0S管102与第四NM0S管104的尺寸分别为第一匪0S管 101与第三NM0S管103尺寸的η倍，第六匪0S管106尺寸为第五NM0S管105尺寸的η倍;第一恒 流源114与第二恒流源115均设为Iss，第三恒流源116设为I SET;第二电阻108设为RP，第三电 阻109与第四电阻110相同，第六电阻112设为Rs;第一连接点设为V PEAK，第二连接点设为VSET; 其中，本发明中的所有匪0S管在BiCMOS或Bipolar工艺中均可采用NPN管代替，在此不再赘 述。
[0057] 忽略体效应及沟道长度调制效应，通过合理设计确保匪0S管工作在饱和区，经分 析可知，第一连接点VPEAK的电压与差分输入信号的极性无关，以下分析计算全部假设VIP为 正输入端，VIN为