专利名称：一种跨层参考降低损耗的设计方法
技术领域：
本发明涉及线路板制作技术领域，具体地说是一种跨层参考降低损耗的设计方法。
背景技术：
目前电子产品不论是消费类电子还是工业电子系，系统的运行速度都是越来越快。随着电子系统速度的上升，系统内部的芯片信号运行速度也是呈快速上升的趋势。随着信号速度越来越快，信号在传输过程中的损耗也越来越大，信号在PCB上传输中的损耗主
要分为介质损耗-和传导损耗，在材料和工艺固定的前提下介质损耗就固定了，
以上可以看出a损=+ flf3r3，当固定的如提下，只有从传导损耗方向考虑才能
有效降低信号的损耗。本文就给出一种如何在材料及工艺固定的前提下减小传导损耗的方法。以下以PCB为介质讲解。任何一条高速传导线都有其固定的阻抗Z要求，而这些要求在芯片厂商设计芯片的时候就固定了，这就要求我们在产品设计时候设计的高速线必须符合芯片厂商的要求。阻抗Z的计算公式为:
权利要求
1.一种跨层参考降低损耗的设计方法，其特征在于，按照厂商的要求PCB的层数为6层板，整体厚度63mil，传输线设置在顶层，顶层到它的参考层距离h为2.7mil，阻抗Z=IOO, =4_ 3，h=2.7， 阻抗Z的计算公式为n 其中:X:为固定参数,:为材料的介电常数，h:为线路距离参考层距离,W表示宽度，根据阻抗Z的计算公式，计算得出的走线宽度为W=4mil，而此传输线用来传输速度达到IOG的网络信号，其传导损耗将会非常大，严重影响信号质量，要减小信号的传导损耗，必须增加线路的设计宽度，降低损耗的具体方法如下:将传输线下方的GNDl层铜箔割除挖空，使传输线到参考层厚度从2.7mil增加到8mil，在signall层将割除的铜箔补上，在保持Z不变的基础上将线宽增加到12mil，线宽从原来的4mil增加到12mil，线宽增加了 3倍，再根据传导损耗公式4 =^ %/{计算，W增大了 3倍，传导损耗就降低了` 3倍。
全文摘要
本发明提供一种跨层参考降低损耗的设计方法，降低损耗的具体方法如下将传输线下方的GND1层铜箔割除挖空，使传输线到参考层厚度从2.7mil增加到8mil，在signal1层将割除的铜箔补上，在保持Z不变的基础上将线宽增加到12mil，线宽从原来的4mil增加到12mil，线宽增加了3倍，再根据传导损耗公式= 计算，W增大了3倍，传导损耗就降低了3倍。
文档编号H05K1/02GK103108486SQ20131001796
公开日2013年5月15日 申请日期2013年1月18日 优先权日2013年1月18日
发明者王林, 吕瑞倩, 吴景霞, 肖沙沙, 张柱 申请人:浪潮电子信息产业股份有限公司