硅晶片及其制备方法

专利名称：硅晶片及其制备方法
技术领域：
本发明涉及硅晶片及其制备方法。更具体地，本发明涉及使用空隙区，通过掺杂氮
和氢以及抛光(镜面制造)而获得的硅晶片(镜面晶片)，还涉及制备该硅晶片的方法。
背景技术：
将用于半导体集成电路(半导体器件)基底中的硅晶片从硅晶体上切割下来，以 用于制备该单晶所最广泛采用的方法是通过Czochralski方法的生长法(在下文中也被称 作"CZ法")。CZ法是在石英坩埚中将晶种浸入熔融硅中，并将其提拉起来而生长单晶的方 法，通过该生长技术的进展，已制得了具有较少缺陷而且没有过渡段(transition)的大尺 寸单晶。 半导体器件在商业上是通过采用上述CZ方法提拉单晶，使用由该单晶硅(生成状 态的晶片)所获得的晶片作为基底，并且对其进行多种电路形成加工而生产的。在这样的 晶片中，有通过在晶体生长过程中的点缺陷聚集所产生的生长缺陷(grow-in defect)存 在。由于这些缺陷暴露于晶体表面上，这损害了形成于其上的器件的性能，从而引起了问 题。 为了制得具有减小的密度或减小尺寸的这类生长缺陷的硅晶片，已经尝试了各种 方法。首先，专利文献1公开了一种技术，其中在硅晶片生产中将提拉速度设置在预定的范 围内，并且将用于掺杂(添加)到被提拉晶体中的氮浓度设置为等于或高于lxlO"原子/
3
cm 。 另外，专利文献2公开了一种技术，其中在硅晶体的生产中，将上述单晶中的氮设 为lxlO"-5xlO"原子/cm 并且将生长器件内的气氛中的氢气分压设置为40-400Pa。另外， 其还公开了缺陷区是氧化诱生层错区(在下文中也被简单地称作"OSF")、Pv区(空孔占 优势地位的无缺陷区域)和Pi区(晶格间元素占优势地位的无缺陷区域)。
专利文献1 :JP. No. 3255114
专利文献2 :JP-A-2006-31257
发明内容
本发明所要解决的技术问题 根据上述专利文献1和2的制备方法，在掺杂氮的硅晶体(在下文中也可以被简 单地称作"氮掺杂晶体")的OSF区不存在空隙(空孔)。然而，这样的OSF区具有表现出 晶体中缺乏晶体缺陷的低指数，这损害了氧化物膜耐压特性，即C模式(真正的破坏区域) 特性(高C模式合格率)。另外，在这样氮掺杂的晶体中，具有相对低空隙密度的区域(具 体地，在氮掺杂晶体中空隙密度大于lxlOVcm3且小于或等于5xlOVcm3的区域)也具有低 C模式特性。总之，通过上述专利文献1所获得的氮掺杂晶体不能完全被称为具有高C模式 特性，其在氧化物膜耐压特性上也比较差。这意味着在上述氮掺杂晶体中遍布着空隙或一 些微缺陷，而这会在半导体器件的使用中带来不合适的问题。
3
在这些情况下，本发明的一个目的是提供由具有氧化膜优异耐压特性和高c模式 特性(高c模式合格率)的硅晶体构成的硅晶片。另外，本发明的另一目的是提供用于生
产上述硅晶片的方法。 用于解决问题的方法 考虑到上述问题，本发明的发明人所进行的深入研究的结果是，发现要使硅晶体 (单晶硅)具有优异的氧化膜耐压特性和高C模式特性(高C模式合格率优良)，可以通过 以预定的浓度添加氮和氢来实现。 另外，如以预定的浓度添加氮和氢一样，在提拉硅晶体中，以预定的温度梯度(下 文中称为"晶体生长径向方向上的平均温度梯度"或简称"G")，并且以预定的提拉速度(在 下文中简称为"V")进行"骤冷"处理。已经发现，通过该处理，可以获得具有更优异的氧化 膜耐压特性及更高的C模式特性的硅晶体，由此完成了本发明。 在这里，将对本发明中的"骤冷"的特性进行解释。按照惯例，为提高生产力，可 进行硅晶体的骤冷操作。然而，在常规的骤冷处理中，通常的情况是既增加温度梯度，也增 加提拉速度。另一方面，作为尝试和错误的结果，本发明的发明人已经发现，在"骤冷"中， 通过将温度梯度限制在很窄的预定范围内，同时将提拉速度保持在与常规方法类似的水平 时，将会使得空隙密度显著变小，并且使得空隙聚集体的形状成为泡状形状，而这却不会对 半导体器件产生影响。 也就是说，用于达到上述目的的本发明涉及具有氮和氢的硅晶片，其特征在于 相对于总的空隙数，存在等于或多于50%的构成泡状空隙聚集体的多个空隙；空隙密度大 于2xl0Vcm3并且低于1x107cm3的VI区占硅晶片总面积的等于或小于20% ;空隙密度为 5X102-2xl04/Cm3的V2区占硅晶片总面积的等于或多于80% ;且内部微缺陷的密度是等于 或高于5xl07cm3。 另外，为了达到上述目的，用于制备本发明相关硅晶片的方法的特征在于该硅晶 片是通过在以下条件下得到的通过切割提拉的硅晶体；通过将硅晶体中的氮浓度设置为 3xl013-3xl015原子/cm3 ;通过将晶体提拉炉内的压力设置到40-250毫巴；通过将1_3. 8体 积％的氢引入到气氛中；通过在1100-1200 °C下提拉所述硅晶体的过程中，将所述硅晶体 径向方向的温度梯度设置为高于3. 5°C /mm ;以及通过控制空隙密度大于2xl04/cm3并且低 于1x107cm3的VI区为所述硅晶片总面积的20%，以作为晶体提拉速度的上限值；以及使 空隙密度为5X102-2X104/Cm3的V2区为所述硅晶片总面积的80% ，以作为晶体提拉速度的 下限值。 本发明的优点 根据本发明，可以获得高质量的硅晶片(镜面镜片)，其是由具有氧化膜优异耐压 特性和高C模式特性(高C模式合格率)的硅晶体构成的，并适合用作半导体器件。另外， 可以进一步提高硅晶体的提拉速度，从而也可以提高生产率。


下面将参照附图解释实施本发明的最佳实施方案。应该注意上述附图是用于帮助 理解本发明的示意图，因此尺寸和形状以及构型的比例关系是以夸张手法绘制的。因此，上
述附图不同于实物图。
图1是硅晶体的横截面图，其示意性地显示了根据本发明第一实施方案进行氮和 氢的掺杂处理、以及骤冷处理时对产生晶体缺陷的影响。 图2是透射电子显微镜照片，其显示了存在于常规硅晶体中的八面体状的空隙聚 集体。 图3是透射电子显微镜照片，其显示了本发明第一实施方案相关硅晶片中存在的 泡状空隙聚集体。 图4示意性地显示了八面体状空隙和泡状空隙对氧化膜形成的影响。 图5所示为本发明中使用的单晶生产装置实例的示意性横截面图。 图6所示为硅晶体的提拉速度和缺陷区域之间的关系图。 图7所示为硅晶体中空隙及0SF的面内分布、及C模式合格率之间的关系的研究 结果图。 图8所示为在硅晶体中的VI区和V2区以及V/G与V之间的关系图。 附图标记 110:硅晶片 2a :加热腔 2b:提拉腔 2c:中间腔室 3a :石英坩锅 3b :石墨坩锅 4 :加热器 5 :旋转轴 8 :提拉线 9:晶种 10 :卡盘(chuck) 11 :线巻取机 12 :热绝缘体 13:气体引入口 14:气体排放口 21 :液体冷却结构体 22 :冷却体 25 :爆炸粘接接合部 L :熔融液 S :单晶
具体实施例方式
第一实施方案 本发明的第一实施方案涉及具有氮和氢的硅晶片，其特征在于相对于总的空隙 数，存在等于或多于50%的构成泡状空隙聚集体的多个空隙；空隙密度大于2xlOVcm3并且 低于lxl07cm3的VI区占硅晶片总面积的等于或小于20% ;空隙密度为5X102-2xl04/cm3的V2区占硅晶片总面积的等于或多于80% ;并且内部微缺陷密度等于或高于5xl07cm3。
本实施方案相关的硅晶片的技术意义在于含有氮和氢的要点；具有在器件加工中 满足吸杂(gettering)所要求的内部微缺陷度(在下文中被称作"BMD值")的要点；以及空 隙密度和形状及聚集体形成的要点；以上要点为不可分隔的整体。下面将对这些条件(要 求)中的每一条详细解释。 图1是硅晶体的横截面图(相位图)，其示意显示了根据本实施方案进行氮和氢 的掺杂处理以及"骤冷"处理对产生晶体缺陷的影响(后面将对"骤冷"处理进行解释)。 更详细地，当在纵向上观察的时候，图1所示的硅晶体在更向上的位置上表现出具有更高 的晶体提拉速度。另外，在图1中，[A]表示没有掺杂的情形，[B]表示仅仅掺杂氮的情形， [C]表示仅仅掺杂氢的情形，[D]表示掺杂氮并且进行"骤冷"处理的情形，[E]表示掺杂氮 和氢，并且进行"骤冷"处理的情形。图1中[A]至[E]的任何一种情形都具有V区，V区具 有空隙(具有由缺乏硅原子所产生的很多凹陷部的区域，即空洞)，OSF区(由晶格间硅加 载到氧化态硅上时所产生的层错区)，Pv区，Pi区，和I区(具有由存在的剩余硅原子或大 量剩余硅原子所产生的很多过渡段的区域)。图1中的[A]-[D]和[E]的空隙形状不同，并 且图1中的[D]和[E]在部分V区中具有特定的V1区和V2区特性。在下表1中总结了在 [A]-[E]中存在或不存在的每一种处理。
表1
[B][c][D][E]
掺杂氮无有无有有
掺杂氢无无有无有
骤冷处理无无无有有
备注平直的V/G 首先，已清楚知道的是，常规硅晶体的V区域中所存在的空隙的形状是如图2中所 示的具有{111}面的八面体(9)。在通过Czochralski法生产的晶体尺寸等于或大于200mm 的硅晶体中，八面体空隙的尺寸为约100-300nm。这样的八面体状空隙可能对器件性能的降 低，特别是氧化物膜耐压性产生很大的影响。 另一方面，在与本实施方案相关的硅晶片中，存在由多个空隙构成的泡状空隙聚 集体，并且相对于总空隙数，包含在这样的泡状空隙聚集体中的空隙的数量等于或高于 50% (参照图l的(E))。在这里，上述"总空隙数"表示包含在泡状空隙聚集体中的空隙， 以及没有包含在泡状空隙聚集体中的空隙的总数。 本发明人用透射电子显微镜(TEM， JEM-2010，由JEOL， Ltd.生产)观察该硅晶体 (硅晶片)，作为深入研究的结果。观察的方向是iio方向，并且衍射条件被设定为双波条
6件，其中激发了 220反射。通过将失配量S从Bragg条件设定到大于lg，观察到了上述的泡 状空隙聚集体，并且已经发现与常规八角体状空隙相比，这样的泡状空隙聚集体具有显著 改善高C模式特性的关联。下面将对泡状空隙聚集体进行解释。 图3所示为本实施方案的硅晶体中存在的泡状空隙聚集体的透射电子显微镜照 片。如图3所示，当多个不具有{111}面、并且不是规则八角体的不规则空隙聚集的时候， 上述泡状形状看起来象所谓的泡泡。因此，在硅晶片(硅晶体)中观察到的奇异的空隙聚 集体被称为"泡状空隙聚集体"。在硅晶片具有这样的空隙构型的情况下，如下面将描述的， 这样的效果会表现为该空隙对器件的不良影响较小。另外，结果是本实施方案中的泡状空 隙聚集体可以被称为相当"无害"的空隙。 泡状空隙较小降低氧化物膜耐压特性的机理推测如下。图4所示为其中氧化膜形 成于暴露在硅晶片表面的空隙上状态的示意性横截面图。首先，(A)显示了八角体空隙的 情形，(B)显示了泡状空隙聚集体的情形。在八角体空隙的情况下，空隙从来不会被氧化膜 完全覆盖，从而提供了氧化物膜不完全形成的状态。在这样的氧化膜中，耐压特性容易被破 坏。相反，在其中泡状空隙聚集体暴露于表面的情况下，其被氧化膜完全覆盖，这是因为构 成泡状空隙聚集体的每个空隙的尺寸很小。结果是，该氧化膜的耐压特性很难被破坏。另 一方面，已知仅仅加入氮的硅晶体的空隙为板状或棒状(参考JP-A-2001-151596)。在这样 的空隙的情况下，如(C)所示，空隙从来不会被氧化膜完全覆盖，所以与上面(A)类似，其耐 压特性容易降低。 从上面可知，在空隙形成泡状空隙聚集体的情况下，构成泡状空隙聚集体的每个 空隙的尺寸很小，并且是基本上球形的不规则形状，这使得氧化膜耐压特性难以降低。应注 意的是，在该描述中的"基本上球形的不规则形状"意味着具有比率A/B(纵横比)等于或小 于2的形状，其中在通过从特定的观察表面观察空隙来测量尺寸的过程中，A是最大直径， 而B是与获得A的方向相垂直方向上的直径。如图4(C)所示，在纵横比大于2的情况下， 空隙从来不会被氧化膜完全覆盖，因此其耐压特性容易降低。 构成聚集体10的不规则空隙的尺寸优选等于或小于50nm，并且更优选等于或小 于30nm。构成聚集体的空隙的数量没有特别限制，只要其是多个，然而，其优选等于或多于 5个，更优选等于或多于10个，并且更优选20-100个。在上述范围内的空隙尺寸可进一步 改善聚集体的"无害"程度。特别是，在构成聚集体的空隙的数量等于或多于5个的情况下， 可以用TEM(将在后面进行描述)容易地辨认该聚集体IO。也就是说，在本说明书中使用显 微镜观察(观测)空隙的所有情况下，都应该使用上述TEM，虽然对分辨率还是有限制的。
另外，优选该聚集体以等于或多于总空隙(具有任何形状的空隙，包括泡状形状 或八角体形状的空隙)的75%存在，更优选以等于或多于90%存在。在聚集体存在于上述 范围内时，将更能改善该聚集体的"无害"程度。 接下来，将对泡状空隙聚集体的比率与氧化膜耐压特性之间的关系进行描述。如 上所述，泡状空隙使得难以降低氧化膜的耐压特性。因此，通过增加对氧化膜耐压特性"无 害"的泡状空隙聚集体在总空隙数中的比例，就可以提高氧化膜耐压特性。通过将泡状空 隙聚集体的比例设置为等于或高于50 % ，空隙密度大于2xl0Vcm3并且低于1X107cm3的VI 区的高C模式合格率为20-40% ;空隙密度为5X102-2xl04/Cm3的V2区的高C模式合格率 为70-100%。在没有泡状空隙聚集体的情况下，VI区和V2区两者的高C模式合格率都仅
在本发明的说明书中，缺陷(空隙)区域通过下列方法评估(确认)。空隙在硅 晶片的面内分布通过使用由Raytex Co.生产的市售缺陷评估仪LSTD扫描仪(M0_6)测量 的。该M0-6从入射角的角度发出可见光激光，并且将检测到的p-极化光散射图作为缺陷 图，其中照相机设置在竖直方向。由于激光仅仅从基底表面向下穿透5ym，因此，可以测量 到基底表面以下5 m深度的缺陷。在该测量中，将空隙的尺寸设置为等于或大于50nm，当 转换为球形时，就可以通过调整检测灵敏度来测量。空隙的体积密度是通过所测量空隙的 面密度和5 m的测量深度计算的。另外，空隙密度大于2xl0Vcm3且低于1x107cm3的区域 定义为VI区，而空隙密度为5X102-2X104/Cm3的区域则定义为V2区。 另外，在本说明书中，泡状空隙聚集体是通过下面的方法确认的。将通过使用M0-6 观察到的那些空隙中的约10个空隙通过使用透射电子显微镜(TEM)进行形状研究。在这 里，由多个空隙聚集的空隙(由图3的照片所示，经确认，等于或多于40个空隙存在于该空 隙聚集体中)定义为泡状空隙聚集体。聚集体的比例用TEM由观察结果确认。
除了上面的空隙构型外，上述硅晶片具有两个空隙密度在预定范围内的区域(VI 区和V2区)，它们比V区中的密度明显更小。这里在本说明书中，"V1区"定义为空隙密度 大于2xl0Vcm3且低于lxl07cm3的区域，"V2区"定义为空隙密度为5xl02-2xl04/cm3的区 域。这里在本发明的说明书中，"空隙密度"意味着单位面积内具有任意形状的包括泡状形 状或者八角体状形状的空隙的数量。应该注意到在泡状空隙聚集体的情况下，构成聚集体 的每个空隙作为一个空隙被测量。 如图l[E]中所示，该实施方案中V1区和V2区存在于V区2(比图1的[A]-[D] 的V区2更窄)和OSF区之间。与V区(超过lxl07cm3)相比，具有显著更低空隙密度的 VI区和V2区(特别是V2区)被认为是在本发明中提供与常规硅晶体相比，具有显著地优 异的氧化膜耐压特性、显著高的C模式特性的硅晶体、以及在所存在的大多数部分空隙中 为泡状空隙聚集体(10)的效果的一个因素。 在上述硅晶片基本上不含氢(图1的[A] 、 [B]和[D])的情况下，除了上述的空隙 构型外，考虑到空隙形状(八角体)等，甚至当空隙密度等于或低于2xlOVcm3时，一定程度 上都难以获得适用于半导体器件的高C模式特性。 另一方面，在与本实施方案相关的硅晶片中，通过除氮外同时掺杂氢，以及通过进
行上述"骤冷"处理，空隙变成主要为泡状形状，而不是四面体形状(图1的(E))，此外与常
规的硅晶片相比，可以使空隙密度显著更低。在等于或低于2xlOVcm3的情况下(等于或低
于V2区的上限值)，除了上述空隙构型外，其还对氧化膜产生较小的负面影响。结果是，本
实施方案的硅晶体可提供具有优异的氧化膜耐压特性，和显著高的C模式特性。 另外，空隙密度等于或高于5xl07cm3(等于或高于V2区的下限值)的区域，除了
上述空隙构型外，该区域的多数部分不会与在空隙密度低于5xl07cm3的区域中所存在的
OSF区交迭。因此，某种程度上可以获得适合用于本实施方案相关半导体器件中的高C模式
特性。应该注意到在图1(E)中用方框包围的区域表示与本实施方案相关的硅晶片11。应
该注意，当观察图1的(E)时，仅仅在硅晶片IIO两端部的一小部分包括OSF区。 在这里，空隙密度高于lxl07cm3的V区具有0 %的高C模式合格率，但是这样的
区域即使以很小的量存在于硅晶片中，也可能难以制得高C模式合格率在整体上等于或高于70%的硅晶片。另一方面，由于空隙密度为2X104-5X107cm3的V2区具有70_100%的高 C模式合格率，通过将晶片的整个表面设置为V2区，将有可能制得整个硅晶片的高C模式合 格率等于或高于70%的硅晶片。位于V区和V2区之间的VI区具有20-40%的高C模式合 格率，但是，只要该区域以等于或低于硅晶片总面积20%的比例存在，则有可能得到整个硅 晶片的高C模式合格率等于或高于70% 。 考虑到抑制生长缺陷的生成时，优选空隙密度要尽可能小，但是当考虑到生产率， 将下面要描述的V/G下限值指定为0. 7的时候，空隙密度则应为等于或高于5xl07cm3。
以这种方式指定的V2区占本实施方案相关硅晶片11总面积的等于或高于80%。 在这样的情况下，氧化膜耐压特性变得非常好，并且高C模式合格率(C模式合格率)可以 等于或高于70%。在高C模式合格率等于或高于70X的情况下，这样的硅晶片可以充分用 于与闪存相比不要求有很严格的氧化膜耐压特性的器件，例如DRAM等。另外，V2区优选占 硅晶片11总面积的等于或高于90%，并且更优选95-100%。 另一方面，VI区(空隙密度大于2X10Vcm3并且低于lxl07cm3的区域)占硅晶片 110总面积的等于或少于20% 。在这样的情况下，氧化膜耐压特性变得更好，并且高C模式 合格率一定会等于或高于70% 。 另外，本实施方案相关硅晶片110的BMD密度等于或高于5xl07cm 优选等于或 高于lxl07cm 更优选等于或高于lxl07cm3。应该注意到上述BMD密度恰当地意味着热处 理后的BMD密度，并且在这样的范围内的上述BMD密度可以提供充分的吸杂能力。
本说明书中的BMD密度是如下测量的。首先，对硅晶片110在78(TC下进行3个小 时、接下来在100(TC下进行16个小时的氧沉积热处理(在下文中还称作"沉积热处理")。 然后，将硅晶片11劈开，通过由Raytex Co.生产的BMD分析仪M0-4对硅晶片110进行面 内BMD测量。测量点的面内位置是从中心到边缘10mm，以10mm的间距设置。在这样的方式 下，确定了 BMD密度的值。
第二实施方案 本发明的第二实施方案相应于上述第一实施方案相关硅晶片的制备方法。也就 是说，将硅晶体中的氮浓度设定为3xl0"-3xl0"原子/cm3;将晶体提拉炉内的炉压设定 为40-250毫巴；将1_3.8体积％的氢引入到气氛中；并且在1100-120(TC下提拉上述硅 晶体期间将上述硅晶体径向方向上的温度梯度设置为等于或高于3. 5°C /mm。此外，控制 晶体的提拉速度，使得空隙密度大于2xl0Vcm3并且低于lxl07cm3的VI区为硅晶片总面 积的20%，以作为晶体提拉速度的上限值。同时，控制晶体的提拉速度，使得空隙密度为 5X102-2X104/Cm3的V2区为硅晶片总面积的80%，以作为晶体提拉速度的下限值。在该方 法中，特征在于通过切割提拉硅晶体以获得硅晶片。上述提拉速度的控制是通过控制V1区 (空隙密度大于2xl0Vcm3并且低于lxl07cm3的区域)、V2区(空隙密度为5X102-2xl04/ cm3的区域)和OSF区的尺寸(宽度)进行的。应该注意对上述提拉炉没有特别限制，只要 能够达到本发明的晶体生长条件即可。另外，下文将对提拉速度的控制进行描述。
用于制备本发明相关硅晶片的方法的技术意义在于以下不可分隔的整体以预定 的浓度加入(掺杂)氮和氢的要点；将硅晶片的直径和晶体提拉炉内的压力设定为预定值 的要点；以预定的温度梯度和提拉速度在晶体提拉中骤冷处理的要点；及调整空隙密度使 其处于预定范围内的要点。
下面将对这样的技术意义进行详细的解释。首先，通过该实施方案的构造(特别 是如上所述以预定的浓度加入氮和氢，以及在预定的温度梯度和速度下进行"骤冷"处理)， 可以縮小0SF区。结果是， 一些可能存在于OSF区内的微缺陷可以得到消除，并且空隙密度 可以降低到大于lxlOVcm 且等于或低于5xlOVcm3的范围内。这样，就可以制得具有优异 的氧化膜耐压特性和高C模式特性的硅晶片。换句话说，通过OSF区的縮小，可以在很宽的 范围内出现从未穿过OSF区的低空隙密度区。另外，通过本实施方案相关制备方法所获得 的硅晶片的大部分是这样的低空隙密度区域，其仅具有痕量的收縮OSF区(在图1(E)的硅 晶片110的端部)。 首先，将参照实施例图5对单晶生产装置进行解释，该装置能够进行上面的"骤 冷"处理，图5所示为用于本发明的单晶生产装置实例中的示意性横截面图。图5中所示的 单晶生产装置具有用于熔化半导体材料的部件，或者用于提拉生长单晶的构件，用于熔化 半导体材料的部件容纳在加热腔2a内，用于提拉生长单晶的构件安装在提拉腔2b的内部 和外侧，提拉腔2b构成了一部分上部结构体，其被设计成可以与该加热腔2a分离。该上部 结构体还具有中部腔室2c。 在加热腔2a内部，安装了用于容纳熔融液L的坩锅，该坩锅被布置为可以通过旋 转轴5自由旋转和自由的下降与上升，并且该旋转轴5是通过未显示的驱动装置而旋转、 下降和上升的。驱动装置通过降低量的液体表面来升高坩锅，从而补偿伴随提拉单晶体S 所产生的液体表面下降，另外，通常以预定的旋转速度来旋转该坩锅，以对熔融液L进行搅 拌。 所述坩锅是由石英坩锅3a和对其进行检测的石墨坩锅3b构成的。在坩锅的侧壁 部分，设置了用于熔化硅的加热器4，以环绕其周围。在该加热器4的外侧，安装了围绕在周 围的热绝缘体12，以防止热量从该加热器4直接辐射到加热腔2a上。 在提拉腔室2b中安装了提拉线8，其中，其一端连接在线巻取机ll上，并且该线通 过穿过中部腔室2c的顶板部分的顶壁悬挂下来，用于保持晶种9的卡盘10连接在该提拉 线B的下端。线巻取机11提拉单晶S，使单晶根据其生长速度等在晶种9的下端一侧逐渐 生长，并且同时使其一直与坩锅的旋转方向反方向旋转。 从形成于提拉腔室2b的容纳部分的气体引入口 13引入氩气，在通过加热腔2a的 内部后，计划将该氩气从气体排放口 14放出。以这种方式使氩气通过腔室内部的原因，是 为了不将其混合到在腔室内部所产生的SiO气体或CO气体中，如上所述，而SiO气体或CO 气体是伴随着用加热器4加热将硅熔化成硅熔融液所产生的。 在腔室内的坩锅上部，设置了环绕生长的单晶的液体冷却结构体21和冷却体22。 液体冷却结构体21是其内部通过液体冷却剂的结构体。在图5中，液体冷却结构体21是 由不锈钢制得的水冷却室构成的，其中水作为冷却剂。 设置了由高导热材料构成的冷却体22，以冷却生长的单晶S。构成冷却体22的材 料可以选自于具有高导热率和高热辐射率的物质，例如银、银合金、碳或铜等，但是最优选 使用银或银合金作为具有高导热材料，并且同时其没有污染熔融液或者单晶的危险。还可 以采用在铜或者铜合金的表面涂布金或者银或者它们的合金的方法。 在液体冷却结构体21中，连接了冷却体22，并且冷却体22与液体冷却结构体21 的接合部分构成了通过爆炸粘接接合的爆炸粘接接合部25。在爆炸粘接中，所要接合的材
10料自身以合适的间距平行排列。通过用缓冲材料在任一材料上放置合适量的炸药，并且用 雷管在其一端引发，随着爆炸的进展两种材料碰撞，并且在爆炸点两种材料显示出粘性流 体状行为，从而以非常大的变形速度和高压由爆炸点向前产生了金属喷射流。通过该金属 喷射，除去了金属表面的氧化膜或者气体吸附层，从而通过高压使清洁表面表现出紧密粘 附，并且两种材料完全金相接合。由于冷却体22与液体冷却结构体21之间的连接部分是 爆炸粘接接合的，所以尽管是不同金属之间的连接部分，也形成了良好的连接部件，另外， 在接触区可以确保接近100%的接触率。因此，从冷却体22到液体冷却结构体21的热传导 变得非常好，这使得能够降低冷却体22的温度。 冷却体被设置在用来屏蔽坩锅或熔融液L到单晶S的辐射热的位置，其具有与生 长单晶S的中轴基本上旋转对称的形状，并且在冷却体22的上端部接合到液体冷却结构体 21上。 在图5中，冷却体22被绘制为圆柱形状，并且冷却体22与液体冷却结构体21之 间的爆炸粘接接合部25的接触区域具有与主冷却体基本上相同的横截面积。
通过使面对单晶S的冷却体22的内侧为黑色，冷却体22的表面具有能够吸附易 发生的热辐射的性能。另外，面对坩锅或者热屏蔽体26的冷却体22的外侧可以是具有高 反射率的表面，以反射易发生的热辐射。 液体冷却结构体21是圆圈类形状的水冷却腔，并且被设置在中间腔室2c和加热 腔室2a之间。 首先，在生产单晶S中，将与冷却体22爆炸粘接接合的具有提拉腔室2b、中间腔室 2c和液体冷却结构体21的上部结构体与加热腔室2a分离，然后将作为掺杂剂的原料硅多 晶和非常痕量的杂质加入坩锅中，然后再次将上部结构体连接在加热腔室2a。在该阶段， 用加热器4加热坩锅内部直到坩锅内的半导体材料熔化。当半导体材料达到熔融状态的时 候，通过使线巻取机11动作来使提拉线8下降，以使附在卡盘10上的晶种9与熔融液L的 表面接触。当单晶S以这种状态开始生长到晶种9上的时候，然后就以预定的速度提拉线 巻取机11来使单晶S生长。 这样，在从熔融液L提拉下生长单晶S的过程中，将来自单晶S的辐射光射入到由 高导热材料构成的冷却体22中。在这种情况下，由于冷却体22与用液体冷却剂冷却从而 保持低温的液体冷却结构体21是爆炸粘接接合的，因此与单晶S的辐射热交换是很好的， 并且有可能提高单晶S的冷却速度。同时，由于有可能在提拉过程中使单晶S骤冷，因此单 晶S的晶体缺陷的生成变得非常少。 接下来，如下对本发明的氧化膜耐压性(计算高C模式合格率)进行测量。在热 处理后，在100(TC下在干燥氧气氛围下，在基底(硅晶片)表面上形成厚度为25nm的氧化 膜，对该氧化膜的耐压性进行测量。在耐压性测量中在硅晶片表面使用了 164个电极，并且 它们是面积为20mm2的多硅电极。表现出判定电流为100mA、且电场强度等于或高于11MV/ cm的耐压性的电极比率被定义为高C模式合格率，并且等于或高于70%的高C模式合格率 被判定为相关器件性能"良好"。 图6所示为提拉速度和硅晶体缺陷区之间的关系图。图6下面的图所示为被提拉 晶体的横截面的图(相位图)。并且，在该图的(A)、(B)和(C)点的横截面显示于图3的上 部图中。已经发现，(A)、 (B)和(C)任一横截面都具有V2区等于或高于80%的面积比例，然而，V1区加0SF区的总面积比例等于或低于20X。也就是说，将点(A)和(C)作为边界，它们之间的横截面通常是这样的一个区域，其中VI区是上述硅晶片总面积的20%，以作为晶体提拉速度的上限值，并且V2区是上述硅晶片总面积的80%，以作为晶体提拉速度的下限值。因此，以点(A)和(C)作为两端的内部区域是得到本实施方案的硅晶片所需要的。
然后，虽然空隙密度显著变低，然而依然存在相当数量的空隙，因此可能导致氧化膜耐压特性或者C模式的降低。然而，由于本实施方案的构造(特别是，通过以预定浓度加入氮和氢，以及通过以预定的温度梯度和提拉速度进行"骤冷"处理)，空隙变为泡状形状而不是四面体形状，结果是，该空隙在相当大的程度上变成为无害的。上面的"无害"意味着对器件性能基本上没有不良影响。因此，即使空隙密度高于lxlOVcm3并且等于或低于5xl03/cm3，也可制得具有优异的氧化膜耐压特性和高C模式特性的硅晶片。另外，在这样的情况下，由于提拉速度(V)显著提高，因此还可以显著地增加生产率。下面将对每一种条件(要求)进行解释。然而，就已在上面的第一实施方案中重复过的条件(要求)而言，这里将不再赘述。 首先，硅晶体的直径并不限于下面的值，然而，优选其被设置为等于或大于200mm。在直径大于或等于200mm的情况下，本发明变为适合应用于直径等于或大于200mm的硅晶体，其主要是用于例如DRAM的器件中。 接下来，本发明人检验了硅晶体中空隙与面内OSF分布间的相互关系，及高C模式合格率。通过使用上述市售缺陷评估仪，用由Raytex Co.生产的LSTD扫描仪(M0_6)对硅晶体内的空隙及面内OSF分布进行测量。由于M0-6的测量条件如上所述，在这里就省略了对它的解释。根据空隙的面积密度([/cm2])和所测量的0SF及测量深度5ym，计算空隙的体积密度([/cm3])。作为实验体系，其包括(A)仅掺杂了氮(没有掺杂氢以及进行本发明的"骤冷"处理)；(B)掺杂氮并且进行了本发明的"骤冷"处理(没有掺杂氢)；以及(C)掺杂氮，掺杂氢并且进行了本发明的"骤冷"处理。 图7所示为对硅晶体中空隙及面内OSF分布、及C模式合格率之间的关系的检测结果。应注意图7中[A]-[C]的每一种条件都总结在下表2中。
表2
[B][c]
掺杂氮有有有
掺杂氢无无有
骤冷处理无有有 从图7中看出，在体积密度([/cm3])为5X102-2xl04/Cm3的区域内，(C)体系中显示了好的高C模式合格率(70-100%)。应该注意其它区域不能认为具有好的高C模式合格率，因为其仅仅为20-40%。 其次，将硅晶体中的氮浓度设置为3xl013-3xl015原子/cm3。等于或高于3xl013原子/cm3的氮浓度将能够提供5xl07cm3的BMD密度(上述第一实施方案的基本范围)。氮
12浓度的优选下限值等于或高于2xl014原子/cm3，并且在这样的情况下，可以提供1x107cm3 的BMD密度(上述第一方案中的基本范围)。另一方面，氮浓度等于或低于3xl015原子/ cm 且优选在等于或低于2xl015原子/cm3的情况，将使得在所形成的硅晶片的大多数区域 内能够提供等于或高于80 %的高C模式合格率(C模式合格率)，这是因为基本上不存在 OSF区和V2区的交迭。应该注意，硅晶体中的氮浓度以及所得硅晶片中的氮浓度基本上是 相同的。 接下来，将晶体提拉炉内的压力设置为40-250毫巴。上述压力(下限值)等于或 高于40毫巴、优选等于或高于60毫巴、更优选等于或高于80毫巴的情形将能够有效地避 免在提拉中的产品收率降低。另一方面，上述压力(上限值)等于或低于250毫巴、优选等 于或低于150毫巴、更优选等于或低于100毫巴的情形也使得能够有效地避免在提拉中的 产品收率降低。 然后，将1_3.8体积％的氢引入到气氛中(高浓度的氢掺杂)。其中所引入的氢的 体积比等于或高于1%、优选等于或高于2.0%、更优选等于或高于3.0%的情形使氢引入 发挥了充分的效果。另一方面，其中所引入的氢的体积比(上限值)等于或低于3.8%、优 选等于或低于3. 5%、更优选等于或低于3. 0%的情形使得能够避免硅晶体可能爆炸的风 险。 接下来，在1100-1200 °C下的提拉硅晶体期间，将在硅晶体径向方向上的温度梯度 设置为等于或高于3. 5°C /mm。在上述温度梯度等于或高于3. 5°C /mm的情形下，通过将上 述温度梯度增加到一定的程度，以及通过将提拉速度降低到一定程度，以上的V2区可以出 现在空隙区和OSF区之间的很宽范围中。据推测该V2区的出现是由在1100-120(TC所发 生的点缺陷的交互作用引起的。上述温度梯度优选是3. 5-5. (TC /mm，更优选3. 5_4. 8°C / mm，还更优选3. 8-4. 2°C /mm。这样，通过在"骤冷"中将温度梯度设置在上述非常有限的范 围内，将使得空隙密度显著降低，且空隙聚集体变成为泡状形状，从而导致对半导体器件基 本上没有不良影响。另外，由于可以在相对低的提拉速度下稳定并容易地提拉晶体，因此其 是适合的。特别地，将上述温度梯度的上限设置为5. (TC /mm的情形是合适的，这是因为即 使在相对低的提拉速度下晶体的生长也是稳定的。 然后，通过指定V1区或V2区占硅晶片总面积的比率来控制该实施方案中的晶体 提拉速度。具体而言，晶体提拉速度的上限值是当V1区变为上述硅晶片总面积的20X时的 数值。另一方面，晶体提拉速度的下限值是当V2区变为上述硅晶片总面积的80%时的数 值。另外，作为以上所述的优选比率，上述上限值是当V1区为上述硅晶片总面积的0X时的 数值，而上述下限值是当V2区为上述硅晶片总面积的80X时的数值。还另外，作为上述更 优选的比率，上述上限值是当V1区为上述硅晶片总面积的0%时的数值，而上述下限值是 当V2区为上述硅晶片总面积的100%时的数值。在这种情况下，硅晶片的整个表面都成为 V2区。 更详细地，通过这样设置所述上限值和下限值来控制晶体提拉速度是通过控制V1 区和V2区、以及OSF区的尺寸(宽度)来进行的。VI区和V2区的尺寸(宽度)控制是如 上所述进行的。OSF区的尺寸(宽度)控制依赖于OSF区的上述收縮程度。
另外，本实施方案中的晶体提拉速度范围自身是0.55-0. 75mm/分钟，优选 0. 55-0. 62mm/分钟，更优选0. 56-0. 60mm/分钟。这三个范围中的每一个范围都分别对应于V1区或V2区占上述硅晶片总面积比率的一个范围、一个优选范围和一个更优选范围。等于 或低于O. 75mm/分钟的晶体提拉速度使其能够避免上述硅晶片的整个表面成为VI区，并且 使其能够产生V2区，因此，不仅提供了特别好的氧化膜耐压特性，而且提供了等于或高于 70X的高C模式合格率(C模式合格率)。另一方面，等于或高于0.55mm/分钟的晶体提拉 速度使其能够避免上述硅晶片的整个表面成为OSF区的状态，并且提供了等于或高于70% 的高C模式合格率(C模式合格率)。 另夕卜，根据Voronkov理论(V. V. Voronkov ;Jo證al of Crystal Growth, 59 (1982)， 625-643)，晶体提拉速度(V)与晶体生长径向方向上的平均温度梯度(G)的比率 参数V/G确定了微缺陷(点缺陷)的种类和总浓度。这里，G定义为从熔点到135(TC，在晶 体生长径向方向上的平均温度梯度。因此，本实施方案中的晶体提拉速度的控制还可以通 过V/G的计算来规定，而这将在下面进行解释。 相关的V/G值是如下限定的。在具有与提拉加入了上述氮和氢的晶体的提拉炉相 同结构的提拉炉中，以不同的提拉速度V提拉没有加入氮和氢的晶体。然后，从在78(TC下 沉积热处理3个小时、接下来在100(TC下沉积热处理16个小时的提拉晶体上切割硅晶片， 然后用BMD分析仪测量BMD密度。将BMD密度等于或高于lxl07cm3的区域定义为V富集 区(Pv区、0SF区和V区)；将BMD密度低于lxl07cm3的区域定义为I富集区域(Pi区、和 I区)；V富集区和I富集区之间的边界被定义为V-I边界。在这种情况下，V-I边界位置的 V/G值就相应于(V/G) #。 除非绝对G值已知，否则V/G的绝对值不能被确定。然而，通过限定相对V/G，其中 V/G是由(V/G) ^^标准化，则认为当相对V/G大于1时，其成为V富集区，而当相对V/G小于 1时，其成为I富集区。通过预先检测提拉速度和V-I边界位置的关系，就可以通过使用具 有相同结构的提拉炉来确定以特定提拉速度提拉的晶体的面内相对V/G值。
通过V/G对V1区和V2区控制的方法如下。在图1(E)中所示的实施方案中，V1区 出现于V/G等于或高于1. lx(V/G)临界的范围内时。另外，V2区出现于V/G在1. lx(V/G)临 ^-0.8x(V/G) u^的范围内时。因此，在本实施方案中，V/G在等于或高于1. lx(V/G) ,^范围 内的区域为上述硅晶片总面积的等于或低于20X，V/G为1. lx(V/G)临界-O. 8x(V/G)临界的区 域为所述硅晶片总面积的等于或高于80%。更优选地，在上述硅晶片的整个表面，其中V/ G等于或低于1. lx(V/G)临界，以及V/G为1. lx(V/G)临界-O. 8x(V/G)临界的区域为所述硅晶片 总面积的等于或高于80%。还更优选地，在上述硅晶片的整个表面中，V/G为1. lx(V/G)临 界-O. 8x(V/G) ^界。硅晶体中VI区与V2区之间的关系，以及V/G与V之间的关系见图8中 所示。应该注意图8是相位图。 另外，根据本发明的硅晶体中的氧浓度，使用了通过使用日本电子信息技术工业 协会(JEITA)的换算系数(3. 03xl0"/cm2)计算的值。具体而言，使用通过红外吸收(以 前的JEIDA-61)测量硅晶体中晶格间氧原子浓度的标准测量方法。优选将上述氧浓度 设置为等于或低于8. 0x1017原子/cm3，更优选等于或低于7. 0x1017原子/cm3，还更优选 5. 0xl017-7. 0x1017原子/cm3。上述氧浓度等于或低于8. 0x1017原子/cm3的情形能够抑制 高C模式非一致性的缺陷。另外，上述氧浓度等于或高于5. 0x1017原子/cm3的情形是优选 的，因为可以避免在提拉晶体中的产量过度降低。应该注意硅晶体中的氧浓度以及所形成 的硅晶片中的氧浓度基本上是相同的。在晶体提拉过程中，通过将石英坩锅容纳的硅熔融液溶解到熔融液中，就可使氧进入硅中。 并且，硅晶片(镜面晶片)是通过切割所提拉硅晶体，及如果必要通过抛光(镜面 制造)获得的。在这种情况下，为了获得满足在器件加工中吸杂所需要程度的BMD密度，可 以进行氧沉积的热处理(沉积热处理)。对于所述热处理的条件没有特殊限制，只要可以获 得所希望的BMD密度即可，但是优选为在700-100(TC下进行1_30个小时。另外，这样的热 处理可以在恒定的处理温度或处理时间下进行，或者可以由两个阶段组成，其中它们中的 至少一个阶段在处理期间是变化的。应该注意，在以上说明书中的上述用作BMD密度的测 量方法的沉积热处理中，进行了两阶段热处理。 下面将对本发明的实施例给出解释。然而本发明并不受限于下面的实施例。也就
是说，下面的实施例仅仅是范例，与本发明权利要求中所描述的技术概念具有基本相同的
构造、并且表现出相似作用效果的任何一个实例都包含在本发明的技术范围内。 实施例 实施例l 硅单晶的提拉通过使用硅晶体生产设备进行。本实施例中使用的硅晶体生产设备 是具有图5所示冷却体22的单晶生产设备。这样的设备用于通常的CZ方法中来生产硅晶 体。在使用上述设备中，坩锅直径是22英寸，待嵌入坩锅中的半导体材料是100kg，生长的 单晶S是8英寸晶体。 作为冷却体22的材料，使用了银，并且冷却体22具有260mm的内径，300mm的外 径，以及280mm的长度。作为液体冷却结构体21，使用了其内具有冷却水管的圆圈状水冷却 室，该液体冷却结构体21连接在中间腔室2c的下部。 具体而言，上述生产设备是提拉炉1或提拉炉2，其中热屏蔽体26通过上述方法冷 却，以便在等于或高于IIO(TC下提高提拉速度，或者是具有常规提拉速度的提拉炉3。在提 拉炉1和提拉炉2中，冷却体22与液体冷却结构体21的连接部分是爆炸粘接接合的。在 提拉炉3中，冷却体22与液体冷却结构体21的连接部分是栓连接的。
在提拉炉1内在1100-120(TC提拉晶体期间，晶体径向方向上的温度梯度设置为 4°C /mm，在提拉炉2中上述温度梯度设置为5°C /mm，在提拉炉3中上述温度梯度设置为 3°C/mm。在下表3中，描述了每个实施例和比较例中的上述提拉炉(表3中的项目"提拉 炉")的种类以及上述的温度梯度。 通过使用该设备生长的硅晶体的传导类型是p型(掺杂硼)，晶体尺寸(直径)是 200mm(8英寸)。 氮添加是通过将具有氮化物膜的硅晶片引入硅熔融液进行的。通过切开所提拉晶 体获得的硅晶片中的氮浓度是通过使用次二级离子质谱仪(SIMS)测量的。然而，由于氮浓 度为5xl0"原子/cm3的晶片不能用SIMS来测量，所以使用以下数学方程来确定其氮浓度。 下面将对这样的数学方程给出详细解释。 本发明相关制备方法中对氮的添加方法没有特殊限定，可以使用已知的方法，包 括例如在硅原料溶解的过程中引入氮气的方法；或者在原料溶解的过程中混合通过CVD 法或类似方法沉积的硅基底的方法。另外，分离系数(segregation coefficient)k是在 将硅熔融液凝固为熔融液浓縮物后，晶体中所吸收的杂质的比率，在该杂质是氮的情况 下，分离系数k为7xl(T4(W. Zulehner and D. Huber， Crystal Growth, Properties and 15Applications, p28， Springer-Verlag， New York, 1982)。 在晶体中，从在本发明的制备方法中所使用的硅熔融液中所吸收氮的浓度可以通
过以下表达式l计算。 表达式l 硅晶片中的氮浓度=kx(l-凝固率)(k—"x熔融液中的氮浓度 应该注意熔融液中的氮浓度可以被称为初始熔融液中的氮浓度。在这里，硅晶体 的凝固率(g)可以通过以下表达式2确定
表达式2 硅晶体的凝固率(g)=(结晶硅的重量)/(初始熔融液的重量) 应该注意氮浓度的测量值[原子/cm3]描述于下表3中。作为晶体提拉炉内的压
力(炉压)[毫巴]，设置了下面表3中所描述的条件。 另外，氢的加入是通过将氢混合气体引入到每一个提拉炉中进行的。应该注意，作 为氢气分压[Pa]和引入到气氛中的氢的体积比[%体积]，设置了如下表3中所描述的条 件。 另外，晶体提拉速度V和G的面内分布是如下控制的。首先，作为晶体提拉速度的 上限值，控制空隙密度大于2xl0Vcm3并且低于1x107cm3的VI区域，以使其等于或低于上 述硅晶片总面积的20%。更具体地，在上述硅晶片中，调整G的面内分布以及提拉速度，使 得V/G在14mm直径的内侧等于或大于1. lx(V/G) ^界，并且使上述硅晶片整个表面的V/G为 等于或大于O. 8x(V/G) #。在这种情况下，晶体提拉速度的值、上述硅晶片的面内V/G最大 值(在硅晶片中心的V/G)及V/G最小值(在硅晶片边缘的V/G)描述于下表3中。应该注 意V/G应该由与(V/G),^之比表示。在该方法中，通过从该单晶的相同位置切割出多个基 底，并且使它们经过镜面制造，从而获得目标硅晶片(在下文中还可以称作"基底")。
基底的V区是通过产生空隙所形成的区域，其是由于在晶体生长中由固液界面引 入过量原子空洞所形成的。因此，具体而言，基底的V区可以由上述空隙密度来指定。
对于基底内的缺陷(空隙)区域的评价(鉴定)是通过上文中描述的方法进行的。 另外，如上所述，通过计算空隙的体积密度来确定V1区和V2区。以这种方法确定的V1区 和V2区的内径和外径[cm]描述于下表3中。 对基底的OSF评估是通过下面的方法进行的。首先，在含氧气氛的蒸汽中在 IIO(TC下对该基底进行氧化处理1个小时。此后，用氢氟酸除去氧化膜，然后用光蚀刻液将 其蚀刻1. 5 ii m，用光学显微镜观察产生于表面的椭圆状、半月状或棒状的OSF凹陷。通过在 2. 5mm直径的视场中用光学显微镜在直径方向扫描硅晶片，数OSF凹陷的数目，将OSF区密 度[片/cm2]确定为[OSF凹陷数/观察面积]。0SF区被定义为0SF面积密度等于或高于 100片/cm2的区域。以这种方式确定的OSF区的内径和外径[cm]见述于下表3中。
另外，关于氧浓度、泡状空隙聚集体与全部空隙的比率，BMD密度以及高C模式合 格率(氧化膜的标准电压值)中的每一种，在下表3中描述了通过上述每一种方法测量的 数值。 实施例2 除了如下表3中所述的那样设置氧浓度、提拉速度、以及V/G的最小值和最大值条 件外，如实施例1相似地提拉硅单晶。
实施例3 除了如下表3中所述的那样设置氧浓度、提拉速度、以及V/G的最小值和最大值条 件外，如实施例1相似地提拉硅单晶。
实施例4 除了如下表3中所述的那样设置氧浓度、炉压、以及氢气分压(氢气体积比)的条 件外，如实施例1相似地提拉硅单晶。
实施例5 除了如下表3中所述的那样设置氮浓度、氧浓度、提拉速度、以及V/G的最小值和
最大值条件外，如实施例1相似地提拉硅单晶。
实施例6 除了如下表3中所述的那样设置氮浓度条件外，如实施例1相似地提拉硅单晶。
实施例7 除了如下表3中所述的那样设置氧浓度、提拉速度、V/G的最小值和最大值、提拉
炉的种类、以及温度梯度的条件外，如实施例1相似地提拉硅单晶。
比较例1 除了如下表3中所述的那样设置氧浓度、提拉速度、以及V/G的最小值和最大值条 件外，如实施例1相似地提拉硅单晶。
比较例2 除了如下表3中所述的那样设置氮浓度、氧浓度、提拉速度、以及V/G的最小值和
最大值条件外，如比较例1相似地提拉硅单晶。
比较例3 除了如下表3中所述的那样设置氮浓度、氧浓度、提拉速度、以及V/G的最小值和
最大值条件外，如比较例1相似地提拉硅单晶。
比较例4 除了如下表3中所述的那样设置氧浓度、提拉速度，V/G的最小值和最大值以及氢 的体积比条件外，如比较例1相似地提拉硅单晶。
比较例5 除了如下表3中所述的那样设置氧浓度、提拉速度、V/G的最小值和最大值以及炉 压条件外，如比较例1相似地提拉硅单晶。
比较例6 除了如下表3中所述的那样设置氧浓度、提拉速度、V/G的最小值和最大值以及炉 压条件外，如比较例1相似地提拉硅单晶。
比较例7 除了如下表3中所述的那样设置氧浓度、提拉速度、V/G的最小值和最大值、提拉 炉种类、以及温度梯度条件外，如比较例1相似地提拉硅单晶。
比较例8 除了如下表3中所述的那样设置氮浓度、氧浓度、提拉速度、以及V/G的最小值和
最大值条件外，如比较例1相似地提拉硅单晶。 上述实施例和比较例的结果显示于下表3中。可适用于包括
鹏*&
碱碟
盟 鹏
1￡
OOTS
08
OS
In
06.0
kI+H-,9
養您q:l
zi苦+wrz〇I-06
06-0 08
08
0"
S6.0
8S
量您s
§
06.0
a+36.9
10 .z
9f靈
09
0EII.
06.0
536.9
H+30.z
tz苦+2
00I-S
02
s-0II.
06.0
a+36.9一
毫壁1
E9
001-01
OS
08
08
〇
￡.0
os.o
i-0
08
〇5.
or
S8.0
I/.I+38.9
皇s
ooi-o
08
08
08-0
59-0
9".0
IZ.I+1K.9
530.Z
00IIZ6
Z6.0
06
09
0"
￡6.0
8S
:B .9
io+s .e
s+w .1
§106
0610
EI-0
s-0
0OT
08
13il
8.e
5
I3F
S6.0
S6.0
06.0
85
06*0
8S
ss.o
538.9
Z.I+39.9
ST+30.I
■si,
〔i
凶JSO
紫-
"1-0
y凶lA
TT,T; I 06 0
《最大值1
《1最小值
幽糊叙鹏
538.9
I鹏
3+30. Z
〔e"5/i陛
揪^
06
to点
〇1-0
08
08
0"
66.0
18.0
kl+36.9
毫堪秘
p柊 出
5 .看
中因
表
从
身
结
优
式
￡1-
1H、鹏
a惹
18例如DRAM器件的任何器件中。另外，在实施例1-7中，在提拉速度低于0. 60、V/G最小值低 于0. 9且V/G最大值低于1. 0的任何实例中，硅晶片的高C模式都显示出高于80%的更优 异的结果。 应该注意到，作为在实施例1-7中晶体提拉速度稳定性的检测结果发现，与实施 例7相比，其它实施例1-6显示出显著更稳定的晶体提拉速度。这样的结果被认为显示了 实施例1-6所设置的提拉速度以及温度梯度的条件特别适合于晶体提拉速度的稳定。
另一方面，在每个比较例中，高C模式都低于70X，或者晶体提拉其自身为不可 能。因此，可以说在这些比较例的任意一个之中所获得的硅晶体都不能适用于任何包括低 等级设备的任何设备中。下面讨论在每个比较例中获得这么差结果的原因。比较例l不能 消除可能存在于OSF区中的某些微缺陷，因为晶片的整个表面都是OSF区；比较例2不能产 生具有极低空隙密度的V2区，因为晶片的整个表面都是V1区；在比较例3中，V2区在上述 硅晶片总面积的面积比不能显著满足80% ，尽管也产生了上述V2区；比较例4没有形成接 近泡状的空隙聚集体，因为氢体积比非常不足；比较例5甚至不能均匀提拉晶体自身，原因 在于炉压显然很低；比较例6也不能甚至均匀提拉晶体自身，原因是炉压明显很高，这与比 较例5中的相反；比较例7在本发明特别的"冷"处理方面不够；比较例8具有高氮浓度，并 且与比较例1类似，其不能消除可能存在于0SF区中的特定种类的微缺陷，原因在于硅晶片 的整个表面是OSF区。
工业适用性 本发明适合应用于，特别是，微型半导体器件中。
权利要求
一种包含氮和氢的硅晶片，其特征在于相对于总的空隙数，存在等于或多于50％的构成泡状空隙聚集体的多个空隙；空隙密度大于2x104/cm3且低于1x105/cm3的V1区占所述硅晶片总面积的等于或小于20％；空隙密度为5x102-2x104/cm3的V2区占所述硅晶片总面积的等于或多于80％；并且内部微缺陷的密度为等于或高于5x108/cm3。
2. —种制备硅晶片的方法，其特征在于该硅晶片是通过在以下条件下切割提拉的硅 晶体而获得的通过将硅晶体中的氮浓度设置为3xl013-3xl015原子/cm3 ; 通过将晶体提拉炉内的压力设置为40-250毫巴； 通过将1-3. 8体积％的氢气引入气氛中； 通过在1100-120(TC下提拉所述硅晶体的过程中，将所述硅晶体径向方向的温度梯度 设置为高于3.5°C /mm;以及通过控制空隙密度大于2xl0Vcm3且低于lxl07cm3的VI区为所述硅晶片总面积的 20%，以作为晶体提拉速度的上限值，以及使空隙密度为5X102-2xl04/cm3的V2区为所述硅 晶片总面积的80%，以作为晶体提拉速度的下限值。
3. 根据权利要求2的制备方法，其特征在于将硅晶体中的氧浓度设置为等于或低于 7xl017原子/cm3(JEITA，换算系数为3. 03xl017/cm2)。
全文摘要
问题提供了由具有氧化膜的优异耐压特性和高C模式特性的硅晶体构成的硅晶片。另外，提供了用于制备所述硅晶片的方法。解决方案具有氮和氢的硅晶片，其特征在于相对于总的空隙数，存在等于或多于50％构成泡状空隙聚集体的多个空隙；空隙密度大于2×104/cm3且低于1×105/cm3的V1区占硅晶片总面积的等于或小于20％；空隙密度为5×102-2×104/cm3的V2区占硅晶片总面积的等于或多于80％；并且内部微缺陷的密度为等于或高于5×108/cm3。
文档编号C30B15/00GK101768776SQ200910221758
公开日2010年7月7日 申请日期2009年11月16日 优先权日2008年12月26日
发明者中居克彦, 大久保正道, 碇敦 申请人:硅电子股份公司