专利名称：半导体器件和布线基板的利记博彩app
技术领域：
本发明涉及薄膜上芯片(COF)中使用的载带基板那样的布线基板， 特别涉及布线基板的导体布线上形成的突起电极的结构及其制造方法。
背景技术：
作为一种使用了薄膜基材的封装模块，已知COF (ChipOnFihn)。图 14是表示COF —例的局部剖面图。COF具有在柔软的绝缘性的载带基板 20上搭载半导体元件21,通过密封树脂22来保护的结构，主要用作平板 显示器的驱动用驱动器。载带基板20包含的主要的元件有绝缘性的薄膜基 材23和在其表面上形成的导体布线24。根据需要，在导体布线24上，形 成金属镀敷覆盖膜25和作为绝缘树脂的阻焊剂26的层。薄膜基材23 —般 使用聚酰亚胺，导体布线24—般使用铜。
此外，载带基板20上的导体布线24和半导体元件21上的电极焊盘(垫 pad) 27通过突起电极28来连接。通过预先形成载带基板20上的导体布线 24的方法和预先形成半导体元件21上的电极焊盘27的方法之一，来设置 这种突起电极28。
为了对载带基板20上的导体布线24形成突起电极28，例如采用在(日 本)特开2001-168129号公报中公开的方法。关于该制造方法的工序，参 照图15Al 图15Fl、图15A2 图15F2来说明。图15Al 图15F1是表示现 有例的制造工序中的一部分薄膜基材的平面图。图15A2 图15F2是对应于 图15Al 图15F1的剖面图。各剖面图表示对应于图15A1的C-C的位置。 该制造工序是通过金属镀敷来形成突起电极的情况的例子。首先，如图15A1所示，对于形成了导体布线24的薄膜基材23，如图 15Bl所示，在整个表面上形成光致抗蚀剂29。接着，如图15C1所示，使 用突起电极形成用的曝光掩模30，通过其透光区域30a对光致抗蚀剂29进 行曝光。接着，如图15D1所示，对光致抗蚀剂29进行显像并形成开口图 形29a,如图15E1所示，通过开口图形29a实施金属镀敷。如果将光致抗 蚀剂29剥离，则如图15F1所示，获得在导体布线24上形成了突起电极28 的载带基板20。如图15F1所示，突起电极28—般沿长方形的薄膜基材23 的四边配置，但也有对于各边不是一列，而排列多列的情况。
如以上那样，在载带基板20的导体布线24上形成突起电极28的情况 下，在薄膜基材23的特性上，难以进行曝光掩模30的定位(位置配合)。 在曝光掩模30的定位上有偏移时不能形成良好的突起电极28，所以一般来 说，在半导体元件21上的电极焊盘27上形成突起电极28。另一方面，在 载带基板20上的导体布线24上形成突起电极28的方法与在半导体元件21 上的电极焊盘27上形成突起电极28的方法相比，具有降低工序数并可降 低制造成本的优点。
但是，通过上述现有例的方法形成的突起电极28的形状不好。图16A、 图16B表示通过上述制造工序制作的载带基板的剖面图。图16A是导体布 线24的纵向方向(长度方向)的剖面图，是与图15F2相同的图。图16B 表示图16A的D-D剖面，即横切导体布线24方向的剖面。
如图16A、图16B所示，突起电极28以接合于导体布线24的上表面 的状态而形成。因此，突起电极28仅通过导体布线24上表面的微小面积 的接合来保持。因此，如果施加横方向的力，贝l俠起电极28容易从导体布 线24的上表面剥离。例如，在与半导体元件21上的电极焊盘27 (参照图 14)连接的状态下，如果在半导体元件21和载带基板20之间施加横方向 的力，则有突起电极28从导体布线24中剥离的危险，在半导体元件的安 装后的连接状态的稳定性上有问题。
此外，通过图15Dl所示的微小面积的开口图形29a，仅在导体布线24 的上表面上通过镀敷而形成突起电极28,所以突起电极28的上表面平坦。 如果突起电极28的上表面平坦，则如下那样，在与半导体元件21上的电 极焊盘27连接时产生妨碍。第l，如果突起电极28和电极焊盘27的定位上有偏移，则平坦的突起 电极28容易与要连接的电极焊盘27相邻的电极焊盘27产生位置重叠。其 结果，有与不合适的电极焊盘27连接的危险。
第2，在与电极焊盘27连接时，难以破碎在电极焊盘27的表面上形成 的自然氧化膜。通常，通过与突起电极28的接触来破碎电极焊盘27的氧 化膜，获得与没有被氧化的金属部分的电连接，而如果突起电极28的上表 面平坦，则难以破碎氧化膜。
第3，如图17所示，在半导体元件21和载带基板20之间存在树脂层 22的状态下，难以进行连接突起电极28和电极焊盘27的处理。即，在安 装半导体元件21时，从突起电极28的顶面排除树脂层22，使突起电极28 和电极焊盘27接触，但如果突起电极28的上表面平坦，则排除树脂层22 的作用不充分。
而且，在图15所示的根据现有例的方法形成突起电极28的情况下， 如果突起电极形成用的曝光掩模30和导体布线24的定位精度差，则光致 抗蚀剂29上形成的开口图形29a与导体布线24重合的面积小。其结果， 如图18所示，对于导体布线24上形成的突起电极28，不能确保设计的尺 寸。这样的突起电极28的尺寸不合格，随着今后COF的多输出化，因电 极焊盘27的窄节距化而成为深刻的问题。
再有，以上说明的问题在载带基板的情况下是明显的，但它是各种布 线基板共有的问题。
发明内容
本发明的目的在于提供一种布线基板，在导体布线上形成的突起电极 对于横方向上施加的力保持实用上足够的强度，在半导体元件安装后能获 得足够的连接稳定性。
此外，本发明的目的在于提供一种布线基板，具有形状适合于与半导 体元件的电极焊盘连接的突起电极。
而且，本发明的目的在于提供一种布线基板的制造方法，可容易地形 成上述良好状态的突起电极，而且即使光致抗蚀剂上形成的开口图形和导 体布线的定位精度低，也可以将突起电极以足够的面积可靠地形成在导体布线上。
本发明的布线基板包括绝缘性基材；在所述绝缘性基材上排列设置
的多条导体布线；以及在所述各导体布线上形成的突起电极。所述突起电 极横切所述导体布线并跨过所述导体布线的两侧的区域，在所述导体布线 的宽度方向上，有形成于所述导体布线的上表面和两侧面的剖面形状。
本发明的布线基板的制造方法用于制造布线基板，该布线基板包括
绝缘性基材；在所述绝缘性基材上排列设置的多条导体布线；以及在所述 各导体布线上形成的突起电极。首先，使用将所述多条导体布线排列设置 的所述绝缘性基材，在所述绝缘性基材的设置了所述导体布线的表面上形 成光致抗蚀剂，在所述光致抗蚀剂上，形成横切所述排列的导体布线并具 有包含所述导体布线的两侧区域的形状的长孔状图形的开口部，在所述长 孔状图形中露出所述导体布线的一部分，通过所述光致抗蚀剂的长孔状图 形，在露出的所述导体布线的一部分上实施金属镀敷而形成突起电极。
图1是表示实施方式1的载带基板的一部分的斜视图2A是表示该载带基板的一部分的平面图，图2B是同剖面图所示的
正面图，图2C是图2B的A-A剖面图3A1 图3F1是表示实施方式2的载带基板的制造方法的工序中的一
部分薄膜基材的平面图，图3A2 图3F2是分别对应图3A1 图3F1的放大
剖面图4是表示一例半导体元件的平面图5是表示用于载带基板制造的形成了导体布线的薄膜基材的平面图； 图6是表示根据实施方式2的制造方法制造的载带基板的一例半导体 搭载部的平面图7是表示根据实施方式2的制造方法制造的载带基板的另一例半导 体搭载部的平面图8是表示实施方式2的一例曝光掩模的平面图9是表示实施方式2的变形例的设置了导体布线的载带基板的平面
图；图10A是表示使用实施方式2的另一例的曝光掩模的曝光工序的平面 图，图IOB是其放大剖面图11是表示实施方式3的载带基板的平面图； 图12是表示实施方式4的半导体器件的剖面图13A、图13B是表示实施方式4的半导体器件的制造方法的另一例 的剖面图14是表示现有例的COF的局部剖面图15Al 图15F1是表示现有例的载带基板的制造工序中的薄膜基材局 部平面图，图15A2 图15F2是分别对应图15Al 图15F1的剖面图16A、图16B是表示通过图15的制造工序制作的载带基板的局部剖 面图17是表示在图16的载带基板上安装半导体元件状况的剖面图18是表示用于说明图15的制造工序的课题的载带基板的局部平面图。
具体实施例方式
本发明的布线基板，在导体布线上形成的突起电极横切导体布线并跨 过导体布线两侧的区域，在导体布线的宽度方向上，具有形成在导体布线 的上表面和两侧面上的剖面形状。若采用该结构，则由于突起电极不仅与 导体布线的上表面接合，而且与两侧面结合，所以可以相对加在突起电极 横方向上的力得到足够的稳定性。
优选突起电极在导体布线的宽度方向上，具有中央部比两侧高的隆起 的剖面形状。通过突起电极的上表面不是平坦的而是隆起的，从而适合与 半导体元件的电极焊盘的连接。此外，优选突起电极在导体布线的两侧部 与绝缘性基材面相接。此外，优选突起电极在导体布线的长度方向上具有 实质上长方形的剖面形状。优选导体布线和突起电极用与形成它们的金属 不同的金属来进行镀敷。优选突起电极横切导体布线的方向垂直于导体布 线的纵向方向。优选导体布线在前端部有比其他区域宽度窄的区域，在该 宽度窄的区域中形成突起电极。
在本发明的布线基板的制造方法中，在排列设置了多个导体布线的绝缘性基材的整个面上形成光致抗蚀剂，在光致抗蚀剂上形成具有横切排列 的导体布线并包含导体布线两侧区域的形状的长孔状图形的开口部。在该 长孔状图形中露出的一部分导体布线上实施金属镀敷而形成突起电极。
根据该方法，可容易地形成上述良好状态的突起电极，此外，即使光 致抗蚀剂上形成的开口图形和导体布线的定位精度低，也可以将突起电极 以足够的面积可靠地形成在导体布线上。
在上述制造方法中，也可以将长孔状图形形成为跨越多个导体布线的 连续的孔。此外，在光致抗蚀剂上形成长孔状图形的工序中，可以使用透 过光的区域在多个导体布线的排列方向上有连续部分的曝光掩模，或使用 遮挡光的区域在多个导体布线的排列方向上有连续部分的曝光掩模，进行 光致抗蚀剂的曝光。优选透过曝光掩模的光的区域或遮挡曝光掩模的光的 区域的纵向方向，垂直于导体布线的纵向方向。优选金属镀敷透过电解电 镀来实施。
在上述制造方法中，优选将绝缘性基材的短边方向上排列的导体布线 的宽度比长边方向上排列的导体布线的宽度形成得宽，同时将光致抗蚀剂 上形成的长孔状图形形成为在对应绝缘性基材的长边部分中连续的形状， 在对应短边的部分中形成为配置了单独开口的离散形状。由此，即使曝光 掩模的定位精度低，也可以将绝缘性基材的短边方向上排列的导体布线上 形成的突起电极和长边方向上排列的导体布线上形成的突起电极以一定的 位置关系来形成。
此外，优选在绝缘性基材上的导体布线的前端部设置比其他区域宽度 窄的区域，在宽度窄的区域形成突起电极。
配有上述任何一种布线基板和布线基板上搭载的半导体元件，间隔着 突起电极，可以构成将半导体元件的电极焊盘和导体布线进行连接的半导 体器件。此外，可以形成半导体元件的电极焊盘位于在所述半导体元件的 表面上形成的绝缘膜进行开口的底部的结构。
此外，通过使用上述任何一个布线基板，在布线基板上配置半导体元 件，连接半导体元件的电极焊盘和所述突起电极，从而间隔着突起电极， 可以连接半导体元件的电极焊盘和导体布线来制造半导体器件。这种情况 下，优选在形成密封树脂以覆盖形成了导体布线上的突起电极的区域后，
9在布线基板上搭载半导体元件，连接半导体元件的电极焊盘和突起电极。 此外，在连接半导体元件的电极焊盘和突起电极时，优选将两者相互接触 按压，同时在接触部施加超声波。
以下，参照附图具体说明本发明的实施方式。再有，在以下的实施方 式中，举例说明载带基板的情况，但在其他布线基板的情况下，同样可采 用各实施方式的思想。 (实施方式l)
参照图1和图2A 图2C，说明实施方式1的载带基板的结构。图1是 表示载带基板的局部斜视图。图2A是表示载带基板的局部平面图，图2B 是以剖面方式所示的正面图，图2C是图2B的A-A剖面图。
如图1所示，在薄膜基材1上，排列设置多个导体布线2，在各导体布 线2上形成突起电极3。如图2A所示，突起电极3的平面形状横切导体布 线2并跨过导体布线2两侧的区域。将导体布线2的宽度方向的突起电极3 的剖面形状如图2C所示，与导体布线2的上表面和两侧面相接合，有中央 部比两侧高的隆起形状。而且，突起电极3形成为在导体布线2的两侧部 与薄膜基材1的表面相接。如图2B所示，导体布线2的长度方向的突起电 极3的剖面实质上为长方形。
通过将突起电极3形成为上述形状，将突起电极3以实用上足够的强 度保持在导体布线2上。即，突起电极3不仅与导体布线2的上表面接合， 而且与两侧面接合，所以对于横方向上施加的力有足够的稳定性。
此外，通过突起电极3的上表面不是平坦的而是隆起的，从而适合与 半导体元件的电极焊盘的连接。第1，即使在突起电极3和电极焊盘的定位 上有偏移，与上表面为平坦的情况相比，突起电极3也难以与相邻的不合 适的电极焊盘接触。第2，在与电极焊盘连接时，与突起电极3的凸状的上 表面相比，可以容易地破碎电极焊盘表面上形成的氧化膜，获得与没有被 氧化的内部良好的电连接。第3，在半导体元件和载带基板之间存在树脂层 的状态下，在连接突起电极3和电极焊盘时，可以从突起电极3的顶面容 易地排除树脂层。
再有，由于可获得以上效果，所以将突起电极3形成为在导体布线2 的两侧部与薄膜基材l的表面相接不是必须的。但是，在有这样的结构时，
10对于横方向上施加的力，可最稳定地保持在导体布线2上。此外，导体布 线2的长度方向的突起电极3的剖面实质上为长方形不是必须的，但这样 的结构与半导体元件的电极焊盘的连接性能最好，而且制造容易。
如图2C所示，突起电极3的距导体布线2的上表面的厚度比距导体 布线2侧面的横方向的厚度大。这样的形状不是必需的，但具有抑制载带 基板6的弯曲等造成的导体布线2和半导体元件21之间的短路，并且避免 与相邻的导体布线2上的突起电极3的短路的效果。这种形状通过使用后 述的镀敷的制造方法来形成。
作为薄膜基材l，可以使用普通材料的聚酰亚胺。根据其他条件，也可 以使用PET、 PEI等的绝缘膜材料。导体布线2的厚度通常在3~20pm的范 围内，用铜形成。根据需要，在薄膜基材1和导体布线2之间，也可以插 入环氧类的粘结剂。
突起电极3的厚度通常在3~20pm的范围内。作为突起电极3的材料， 例如可以使用铜。在使用铜的情况下，优选在突起电极3和导体布线2上 实施金属镀敷。例如以镀镍为内层，镀金为外层来实施。或者，也有仅镀 锡、(镍+钯)、镍，仅镀金的情况。在突起电极3和导体布线2上实施金属 镀敷的情况下，在突起电极3和导体布线2之间不实施镀敷。在突起电极3 上不实施金属镀敷的情况下，作为突起电极3，例如使用金或者镍，在突起 电极3和导体布线2之间实施镀镍。 (实施方式2)
下面参照图3A1 图3F1、图3A2 图3F2来说明实施方式2的载带基 板的制造方法。图3A1 图3F1表示形成载带基板中的突起电极的制造工序， 是半导体元件搭载部的平面图。图3A2 图3F2是分别对应图3A1 图3F1 的放大剖面图。各剖面图表示对应图3A1中的B-B位置的剖面。
首先，如图3A1所示，制备将多个导体布线2排列形成在表面上的薄 膜基材1。如图3B1所示，在该薄膜基材1的整个面上，形成光致抗蚀剂4。 接着，如图3C1所示，使突起电极形成用的曝光掩模5，与在薄膜基材1 上形成的光致抗蚀剂4的上部相对。曝光掩模5的透光区域5a在多个导体 布线2的排列方向上，有可横切多个导体布线2的连续的长孔形状。
通过曝光掩模5的透光区域5a进行曝光、显像，如图3D1所示，在光致抗蚀剂4上，形成横切导体布线2的长孔状图形4a的开口。由此，在长 孔状图形4a中，露出导体布线2的一部分。接着，通过光致抗蚀剂4的长 孔状图形4a，在导体布线2的露出部分上实施金属镀敷，如图3E1所示， 形成突起电极3。接着，如果除去光致抗蚀剂4，则如图3F1所示，获得在 导体布线2上形成了突起电极3的载带基板6。
如以上那样，通过光致抗蚀剂4上形成的长孔状图形4a，在导体布线 2的露出部分上实施金属镀敷，从而可以容易地形成图2A 图2C所示形状 的突起电极3。这是因为在图3E1的工序中，不仅露出导体布线2的上表面， 而且还露出侧面，跨过导体布线2的整个露出面形成镀敷。
光致抗蚀剂4的长孔状图形4a也可以如图3D1所示那样不是跨越多个 导体布线2的连续形状。S卩，如果是至少包含导体布线2两侧的规定范围 的区域的形状，则也可以使用离散配置分别与多个导体布线2对应的长孔 的图形。但是，如果是跨越多个导体布线2的连续的长孔状图形，则可以 将曝光掩模5的透光区域5a形成为图3C1所示的连续的长孔，所以形成容 易。只要将长孔状图形4a形成在跨过各个导体布线2两侧的范围内，即使 其纵向方向相对于导体布线2多少有些角度也没有问题，但垂直于导体布 线2的纵向方向是最合理的。
此外，通过在光致抗蚀剂4上形成长孔状图形4a并实施金属镀敷，可 以容易地确保突起电极3相对于导体布线2的位置精度。即，如果长孔状 图形4a相对于导体布线2的位置偏移在容许范围内，则导体布线2和长孔 状图形4a必然相交，将导体布线2露出。由于金属镀敷在导体布线2的上 表面和侧面上生长，所以尽管有长孔状图形4a的位置偏移，但以一定的形 状、尺寸形成，可以满足设计的条件。因此，在曝光掩模5的定位上不需 要严密的精度，调整是容易的。
在用铜形成突起电极3时，作为金属镀敷的一例，使用硫酸铜作为镀 敷液，在0.3 5A7dm2的条件下进行电解电镀。电解电镀适合于以图2C所 示的剖面形状按足够的厚度来形成突起电极3。
下面，说明解决在实施本实施方式的制造方法时产生的曝光掩模5的 位置偏移引起的问题的方法。首先，参照图4 图6来说明半导体元件的电 极焊盘和载带基板6的导体布线2的相互配置关系。图4是表示一例半导体元件的平面图，表示半导体元件7的表面上形 成的电极焊盘的配置。用8a表示半导体元件7的长边方向上排列的电极焊 盘，用8b表示短边方向上排列的电极悍盘。电极焊盘8a与电极焊盘8b相 比，数量多、密度高地配置。Cl表示半导体元件7的中心(记为半导体元 件中心)。D是电极焊盘8a的端边缘和Cl之间的距离。Sl是电极焊盘8a 的端边缘和电极焊盘8b的侧边缘之间的间隔。Ll是电极焊盘8a的长度， Wl是电极焊盘8a的宽度。
图5是表示用于载带基板制造的形成了导体布线2的薄膜基材1的局 部平面图。C2表示要搭载半导体元件7的区域的中心(记为半导体元件搭 载部中心)。D是导体布线2的端边缘和半导体元件搭载部中心C2之间的 距离。
图6是表示根据本实施方式的制造方法，在导体布线2上形成了突起 电极3的载带基板6的半导体搭载部的平面图。该图表示图3C1的曝光掩 模5相对导体布线2没有位置偏移的状态下形成突起电极3的情况。L2是 突起电极3的长度，W2是突起电极3的宽度。
如果考虑对导体布线2的长度方向上的曝光掩模5的位置偏移，与从 半导体元件中心Cl到电极焊盘8a的距离D相比，优选縮短从半导体元件 搭载部中心C2到导体布线2的距离d。此外，与电极焊盘8a的长度Ll相 比，优选增长突起电极3的长度L2。这样的话，即使因曝光掩模5的位置 偏移引起的、所形成的突起电极3的位置偏移导体布线2的长度方向，也 可以确保电极焊盘8a和突起电极3相对置的面积足够大。
此外，图7与图6同样，是表示根据本实施方式的制造方法，在导体 布线2上形成了突起电极3的、载带基板6的半导体搭载部的平面图。该 图表示图3C1中的曝光掩模5相对于导体布线2在薄膜基材1的短边方向 上位置偏移状态下形成该图中的突起电极3的情况。S2是薄膜基材1的长 边方向上排列的导体布线2上的突起电极3的端边缘和短边方向上排列的 导体布线2的侧边缘之间的间隔。
图7中所示状态的情况下，突起电极3的大小完全可以满足设计的尺 寸，但因导体布线2和曝光掩模5的位置偏移方向上的原因，在图4所示 的间隔S1和图7所示的间隔S2上产生差异。即，在曝光掩模5在薄膜基
13材1的短边方向上位置偏移时，在薄膜基材1的长边方向上配置的导体布
线2上，相对于突起电极3的位置向导体布线2的纵向方向上的移动，在 薄膜基材1的短边方向上配置的导体布线2上，突起电极3的位置没有移 动。图8和图9表示解决该问题的方法。
图8表示变更图3C1的工序中使用的曝光掩模5的图形后的曝光掩模 9。该曝光掩模9与薄膜基材1的长边相对应的部分的透光区域9a有连续 的长孔形状，与短边相对应的部分的透光区域9b有配置了单独开口的离散 形状。而且，如图9所示，使用形成了导体布线10a、 10b的薄膜基材l。 在本方式中，与薄膜基材1的长边方向上排列的导体布线10a相比，短边 方向上排列的导体布线10b的宽度宽。如果使用上述曝光掩模9，在上述导体布线10a、 10b上形成光致抗蚀 剂的开口图形并实施金属镀敷，则可获得设计尺寸的突起电极3，并且可以 使图4所示的间隔Sl和图7所示的间隔S2相同。S卩，在图8的曝光掩模9 在薄膜基材1的短边方向上位置偏移时，在图9的薄膜基材1的短边方向 上配置的导体布线10b上，曝光掩模9的透光区域9b在宽度方向上移动， 将形成突起电极3的位置如图9所示移动。而且，由于以大宽度形成导体 布线10b，所以如果移动量在容^F范围内，则按规定的尺寸形成突起电极3。 在薄膜基材1的长边方向上配置的导体布线10a上，该移动量与突起电极3 的位置向导体布线10a的纵向方向移动的量相等。其结果，S1和S2相同。
图IOA、图IOB对应图3C1所示的工序，表示使用另一方式的曝光掩 模11的情况。在该方式中，在图3C1的曝光掩模5的透光区域5a所对应 的位置上，形成光遮挡区域lla。该曝光掩模11适用于光致抗蚀剂4为负 型的情况。有关曝光掩模ll的其他条件，与图3C1的曝光掩模5相同。 (实施方式3)
下面，参照图11来说明实施方式3的载带基板的结构及其制造方法。 在本实施方式中，薄膜基材1上形成的导体布线12有前端部12a比其他基 端部12b细的形状。这是基于以下的理由。
艮P，在图3E1所示的通过电解金属镀敷来形成突起电极3时，铜镀敷 层也在导体布线2的宽度方向上生长。因此，有从相邻的导体布线2向宽 度方向生长的铜镀敷层彼此产生短路的危险。为了避免这种短路，如果扩宽导体布线2的相互间隔，则导体布线2的密度下降，成为半导体器件小 型化的障碍。
因此，如本实施方式那样，如果使导体布线12的前端部12a细小，在 该细小的部分上形成突起电极3，则在导体布线12的宽度方向上生长铜镀 敷层时，可减轻在相邻的铜镀敷层间产生短路的危险。 (实施方式4)
下面参照图12说明实施方式4的半导体器件及其制造方法。载带基板 6如上述实施方式中记述的那样，在薄膜基材1之上配置的多个导体布线2 上分别形成突起电极3，突起电极3有图2A 图2C所示的形状。即，横切 导体布线2并跨过导体布线2两侧的区域，导体布线2的宽度方向的剖面 形状是与导体布线2的上表面和两侧面接合的形状。此外，导体布线2的
宽度方向的剖面形状是中央部比两侧高的隆起的形状。载带基板6上安装 的半导体元件21在其电极焊盘27上连接突起电极3，在载带基板6和半导 体元件21之间，填充密封树脂22。
在制造这种半导体器件时，在根据上述实施方式的制造方法制作的载 带基板6上搭载半导体元件21，通过接合工具(bonding tool) 13进行按压。 此时，优选通过接合工具13施加超声波。由此，突起电极3的形成凸状的 前端接触振动电极焊盘27的表面层的氧化膜并进行振动，故将氧化膜破碎 的效果显著。
此外，根据图13A、图13B所示的方法，也可以将半导体元件21安装 在载带基板6上。即，如图13A所示，覆盖载带基板6的形成了突起电极 3的区域并填充密封树脂14。接着，使半导体元件21和载带基板6对置， 将两者相互面对来按压，如图13B所示，使突起电极3接触电极焊盘27。 此时，通过隆起的凸状的突起电极3的上表面，在两侧有效地排除密封树 脂14，可以使突起电极3和电极焊盘27容易地接触。
权利要求
1.一种半导体器件，包括布线基板，具有绝缘性基材、在所述绝缘性基材上排列设置的多个导体布线、以及分别在各个所述导体布线上形成的突起电极，所述突起电极横切所述导体布线的长度方向以跨过所述导体布线的两侧部的区域而形成，并且与所述绝缘基材的表面接触，以及搭载在所述布线基板上的半导体元件；所述导体布线在前端部具有比其他区域宽度窄的狭窄区域，并且所述突起电极形成在所述狭窄区域中；所述突起电极在所述导体布线的宽度方向上所取的剖面形状为，所述突起电极的侧部和上部之间不形成台阶，上表面弯曲，中央部比两侧高；其中所述半导体元件的电极焊盘通过所述突起电极，连接至所述导体布线。
2. 如权利要求1所述的半导体器件，其中，所述突起电极在所述导体布 线的长度方向上所取的剖面形状基本上为矩形。
3. 如权利要求1所述的半导体器件，其中，所述导体布线和所述突起电 极通过与形成所述导体布线及所述突起电极的金属不同的金属而被镀敷。
4. 如权利要求1所述的半导体器件，其中，所述突起电极在垂直于所述 导体布线的长度方向的方向上跨越所述导体布线。
5. 如权利要求1所述的半导体器件，其中，所述突起电极的上表面的中 央部分的一部分是平坦的。
6. 如权利要求5所述的半导体器件，其中，所述突起电极在所述导体布 线的长度方向上所取的剖面形状基本上为矩形。
7. 如权利要求5所述的半导体器件，其中，所述导体布线和所述突起电 极通过与形成所述导体布线及所述突起电极的金属不同的金属而被镀敷。
8. —种布线基板，包括绝缘性基材；在所述绝缘性基材上排列设置的 多个导体布线；以及分别在所述导体布线上形成的突起电极；其中，所述突起电极横切所述多个导体布线中的对应的一个导体布线的长度 方向设置以跨过所述绝缘性基材上的该导体布线的两侧的区域，所述突起电极在该导体布线的宽度方向上所取的剖面形状为，中央部分高于两侧的 部分。
9. 如权利要求8所述的布线基板，其中，所述突起电极在所述导体布线 的所述两侧与所述绝缘性基材的表面接触。
10. 如权利要求8所述的布线基板，其中，所述突起电极在所述导体布 线的长度方向上所取的剖面形状基本上为矩形。
11. 如权利要求8所述的布线基板，其中，所述导体布线和所述突起电 极通过与形成所述导体布线及所述突起电极的材料不同的金属而被镀敷。
12. 如权利要求8所述的布线基板，其中，所述突起电极在垂直于所述 导体布线的所述长度方向的方向上横切所述导体布线而延伸。
13. 如权利要求8所述的布线基板，其中，各个所述导体布线具有狭窄 区域，所述突起电极在所述狭窄区域中形成。
14. 一种布线基板，包括绝缘性基材；在所述绝缘性基材上排列设置 的多个导体布线；以及分别在所述导体布线上形成的突起电极；其中，所述突起电极横切所述多个导体布线中的对应的一个导体布线的长度 方向设置以跨过所述绝缘性基材上的该导体布线的两侧的区域，并且所述 突起电极的上表面的至少一部分是平坦的。
15. 如权利要求14所述的布线基板，其中，所述突起电极在所述导体布 线的所述两侧与所述绝缘性基材的表面接触。
16. 如权利要求14所述的布线基板，其中，所述突起电极在所述导体布 线的长度方向上所取的剖面形状基本上为矩形。
17. 如权利要求14所述的布线基板，其中，所述导体布线和所述突起电 极通过与形成所述导体布线及所述突起电极的材料不同的金属而被镀敷。
18. 如权利要求14所述的布线基板，其中，所述突起电极在垂直于所述 导体布线的所述长度方向的方向上横切所述导体布线而延伸。
19. 如权利要求14所述的布线基板，其中，各个所述导体布线具有狭窄 区域，所述突起电极在所述狭窄区域中形成。
全文摘要
本发明提供半导体器件和布线基板。本发明的半导体器件，包括布线基板，具有绝缘性基材、在绝缘性基材上排列设置的多个导体布线、以及分别在各个导体布线上形成的突起电极，突起电极横切导体布线的长度方向以跨过导体布线的两侧部的区域而形成，并且与绝缘基材的表面接触，以及搭载在布线基板上的半导体元件；导体布线在前端部具有比其他区域宽度窄的狭窄区域，并且突起电极形成在狭窄区域中；突起电极在导体布线的宽度方向上所取的剖面形状为，突起电极的侧部和上部之间不形成台阶，上表面弯曲，中央部比两侧高；其中半导体元件的电极焊盘通过突起电极，连接至导体布线。
文档编号H05K1/11GK101494211SQ20081019022
公开日2009年7月29日 申请日期2004年4月28日 优先权日2003年4月28日
发明者今村博之, 幸谷信之 申请人:松下电器产业株式会社