专利名称：电路板的制造方法
技术领域：
本发明涉及一种电路板的制造方法，更特别有关于 一种具有内埋元件的 电路板的制造方法，可通过一减厚工艺而减少内埋元件的电极接点的厚度。
背景技术：
已知电路板主要是由多层图案化线路层(pattemed circuit layei')以及介电 层(dielectric layer)交替叠合所构成。其中，图案化线路层是由铜箔层(copper foil)经过光刻与蚀刻工艺定义形成，而介电层配置于图案化线路层之间，用 以隔离两相邻的图案化线路层。此外，相邻的图案化线路层之间是透过贯穿 介电层的导电通孑L(piating through hole, PTH )或导电孑L道(conductive via)而 彼此电性连接。最后，在电路板的表面配置各种电子元件(例如有源元件或 无源元件)，并通过内部线路的电聘"没计而达到电子信号传递(electrical signal propagation)的目的。然而，随着市场对于电子产品应具有轻薄短小且携带方便的需求，因此电路板的内部的 一 内埋元件，如此可以增加电路板表面的布线面积，以达到 电子产品薄型化的目的。图1至5显示已知的一种具有内埋元件的电路板制造方法的剖面示意 图。首先，参考图1,提供一核心层110，其具有一第一介电层112、 一第一 图案化线路层114及一第二图案化线路层116。该第一图案化线路层11.4与 第二图案化线路层116分别位于该第一介电层112的上表面112a与下表面 112b。参考图2,形成一贯穿孔H1于核心层110中，并将一内埋元件E放置 于该贯穿孔H1中，其中该内埋元件E具有两侧边112c、 112d及两电极接点 El，该两侧边112c、 112d朝向该第一介电层112,且该两电极接点E1分别 位于该内埋元件E的两侧边112c、 112d上。参考图3,将一第一叠合层120与一第二叠合层130分别配置于第一图案化线路层114与第二图案化线路层116上，其中该第一叠合层120包含一 第一金属层122及一第二介电层124，该第二叠合层130包含一第二金属层 132及一第三介电层134，且该第二介电层124与第三介电层134分别朝向 该第一图案化线路层114与第二图案化线路层116。参考图4,压合该第一叠合层120、核心层110与第二叠合层130,并形 成至少一导电通孔H2与多个导电通孔V。该导电通孔H2贯穿该第一叠合 层120、核心层110与第二叠合层130，使得该第一金属层122与第二金属 层132可透过该导电通孔H2彼此电性连接。此外，该内埋元件E的两电极 接点E1可透过该些导电孔道V分别与该第一金属层122以第二金属层132 电性连接。最后，参考图5，图案化第一金属层122与第二金属层132，以分别形 成一第一表层线路122，与一第二表层线路132',并通过该导电通孔H2电 性导通该第一表层线路122，与第二表层线路132'，且通过该些导电孔道V 使得该内埋元件E的两电极接点El分别与该第一表层线路122，及该第二 表层线路132'电性连接，如此以完成具有内埋元件的电路板的制作流程。然而，已知电路板工艺的内埋元件E必须经由该些导电孔道V而电性 连接至该第一表层线路122，与第二表层线路132',如此降低该第一图案化 线路层114与第二图案化线路层116的布线面积，进而降低该第一图案化线 路层114与第二图案化线路层116的布线密度。另外，该内埋元件E需透过 该导电孔道V与第一表层线路122，与第二表层线路132'电性连接，如此 将会增加整个电路板的厚度，而无法符合轻薄短小的产品设计要求。申请日为2006年2月13日的中国台湾专利申请案号第095104698号， 其申请人与本案为同一申请人日月光半导体制造股份有限公司。此一专利 申请案揭示一种内埋元件的基板工艺，其包含下列步骤。首先，提供一核心 层210,其具有一介电层212、 一第一图案化线路层214及一第二图案化线 路层216,该第一图案化线路层214与第二图案化线路层216分别位于该介 电层212的上表面212a与下表面212b。之后，形成一贯穿孔H3于该核心 层210中。接着，将该核心层210配置于一支撑板(图未示)上，且将一内埋 元件E，置放于该贯穿孔H3中，其中该内埋元件E，具有两侧边212c、 212d 及至少一电极接点E1',该两侧边212c、 212d朝向该介电层212,且该电极 接点El，位于该内埋元件E，的侧边。再来，进行一灌力交工艺，通过粘着剂A使内埋元件E，固定于贯穿孔H3中。接下来，移除支撑板。最后，通过形成 一金属层L于该介电层212的该下表面212b而电性连接该内埋元件E，的电 极接点El，与第二图案化线路层216,如图6所示。上述专利申请案的内埋 元件E，不需经由已知导电孔道而电性连接至表层线路，如此可增加该第一图 案化线路层214与第二图案化线路层216的布线面积，进而增加该第一图案 化线路层214与第二图案化线路层216的布线密度。另外，该内埋元件E， 不需透过导电孔道与表层线路电性连接，如此将不会增加整个电路板的厚 度，而可以符合轻薄短小的产品设计要求。然而，上述专利申请案只揭示该内埋元件E，的电极接点E1，位于该内埋 元件E，的侧边212c、 212d(该侧边朝向该介电层212),而未揭示该内埋元件 E，的电极接点E1，位于该内埋元件E，的上表面212a或下表面212b(该上表面 及下表面并非朝向该介电层212)。美国专利第7,033，862B2号，标题为"将半导体元件内埋于载板的方法 及其内埋结构(Method of Embedding Semiconductor Element in Carrier and Embedded Structure Thereof)",其揭示一种将半导体元件内埋于载板的方法， 包含下列步骤。首先，提供具有贯穿孔301的载板310，并将一辅助物311 贴附于该载板310的下侧。将一半导体元件312放置于该载板310的贯穿孔 301中。然后，将一i某介物313及一粘胶3]4依序填入该贯穿孔301中，并 通过该粘胶314将该半导体元件312稳固地定位于该载板310的贯穿孔301 中。最后，将该辅助物311及媒介物313移除，如此以形成具有半导体元件 312内埋于载板310的结构，如图7所示，由此排除先前技术封装半导体元 件时所出现的缺点。然而，上述美国专利并未揭示将半导体元件312(亦即内 埋元件)的接点315电性连接电路板的线路层。因此，便有需要提供一种具有内埋元件的电路板的制造方法，能够解决 前述的问题。发明内容本发明的一目的在于提供一种电路板的制造方法，可通过一减厚工艺而 减少内埋元件的电极接点的厚度，如此可使图案化线路层确实电性连接于该 电极接点。为达上述目的，本发明提供一种电路板的制造方法，包含下列步骤提供一核心层，其包含一第一介电层及第一及第二金属层，其中该第一介电层 具有一上表面及一下表面，且该第一及第二金属层分别位于该第一介电层的上表面与下表面；将一第一贯穿孔形成于该核心层中；将该核心层配置于一 支撑板上，且将一内埋元件置放于该第一贯穿孔中，其中该第二金属层接触 于该支撑板，且该内埋元件具有至少一电极接点，其接触于该支撑板；通过 一灌胶工艺，将该内埋元件固定于该第一贯穿孔中；移除该支撑板；通过一 减厚工艺，移除该核心层的第一及第二金属层，并减少该内埋元件的电极接 点的厚度；将第三及第四金属层分别形成于该第一介电层的上表面与下表 面，其中该第四金属层电性连接于该内埋元件的电极接点；以及将该第三及 第四金属层图案化而使分别形成第 一及第二图案化线路层。根据本发明的具有内埋元件的电路板的制造方法，该内埋元件的电极接 点位于该内埋元件的表面(该表面并非朝向该第一介电层)，该内埋元件不需 经由已知导电孔道而电性连接至该第一表层线路或第二表层线路，如此可增 加该第一图案化线路层与第二图案化线路层的布线面积，进而增加该第一图 案化线路层与第二图案化线路层的布线密度。再者，该内埋元件不需透过导 电孔道与第一表层线路与第二表层线路电性连接，如此将不会增加整个电路 板的厚度，而可以符合轻薄短小的产品设计要求。减少该内埋元件的电极接点的厚度，如此可将该电极接点的接触表面自粘着 剂中确实棵露出，亦即可确实清除位在该电极接点的接触表面上的残余粘着 剂。由于该电极接点的接触表面自该粘着剂中确实棵露出，因此该第四金属 层可确实电性连接于该电极接点的接触表面，亦即该第二图案化线路层可确 实电性连接于该电极接点的接触表面。为了让本发明的上述和其他目的、特征、和优点能更明显，下文将配合 所附图示，作详细说明如下。
图1至5为先前技术的具有内埋元件的电路板制造方法的剖面示意图。 图6为先前技术的另一种具有内埋元件的电路板制造方法的剖面示意图。图8为本发明的第 一 实施例的具有内埋元件的电路板的制造方法的流程图。图9至18为本发明的第一实施例的具有内埋元件的电路板的制造方法 的剖面示意图。图19为本发明的第二实施例的具有内埋元件的电路板的制造方法的流 程图。图20至26为本发明的第二实施例的具有内埋元件的电路板的制造方法 的剖面示意图。附图标记说明110核心层112介电层112a上表面112b下表面112c侧边112d侧边114线路层116线路层120叠合层122122，表层线路124介电层130叠合层132金属层132'表层线路134介电层210核心层212介电层212a上表面212b下表面212c侧边212d侧边214线路层216线路层301贯穿孔310载板311辅助物312半导体元件313 A某介物314粘胶315接点402步骤404步骤406步骤顿步骤410步骤412步骤414步骤416步骤418步骤420步骤10422步骤424步骤426步骤428步骤510核心层511贯穿孔512介电层513贯穿孔512a上表面512b下表面512c侧边512d侧边513贯穿孔514516金属层520支撑板522粘着剂530内埋元件532表面534电极接点536 4妄触表面540研磨装置542金属层542'线路层544金属层544'线路层546导电通孔550叠合层552金属层552'表层线路554介电层 .556导电通孔560叠合层562金属层562'表层线路564介电层566导电通孔572焊罩层574焊罩层576抗氧化层578抗氧化层602步骤604步骤606步骤608步骤610步骤612步骤614步骤616步骤618步骤620步骤710核心层711贯穿孔712介电层713贯穿孔712a上表面712b下表面712c侧边712d侧边713贯穿孔714716金属层720支撑板722粘着剂730内埋元件732表面734电极接点736才妻触表面740研磨装置742，线路层744'线路层746导电通孔750叠合层752752'表层线路754介电层756导电通孔760叠合层762金属层762,表层线路764介电层766导电通孔772焊罩层774焊罩层776抗氧化层778抗氧化层.A粘着剂E内埋元件E，内埋元件El电极接点El，电极接点HI贯穿孔H2导电通孔H3贯穿孑LH4导电通孔金属层V导电通孔具体实施方式
参考图8,其显示本发明的第一实施例的具有内埋元件的电路板的制造 方法。参考图9,在步骤402中，提供一核心层510，其包含一第一介电层 512及第一及第二金属层514、516,其中该第一介电层512具有一上表面512a 及一下表面512b，该第一及第二金属层514、 516分别位于该第一介电层512 的上表面512a与下表面512b。在本实施例中，该第一及第二金属层514、 516的材料可为铜，其厚度可等于或小于3微米(pm)。参考图10,在步骤404中，将一第一贯穿孔511形成于该核心层510 中。举例而言，可通过机械钻孔或激光成孔工艺将一第一贯穿孔511形成于 该核心层510中。在本实施例中，同时可将至少一第二贯穿孔513形成于该 核心层510中。参考图11,在步骤406中，将该核心层510配置于一支撑板520上，且 将一内埋元件530置放于该第一贯穿孔511中。该第二金属层516接触于该 支撑板520。该内埋元件530可为一有源元件或一无源元件。该内埋元件530 具有一表面532及至少一电极接点534,其中该电极接点534位于该表面532 上并接触于该支撑板520(该表面532并非朝向该第一介电层512,亦即该表 面532可朝向该支撑板520)。在本实施例中，该支撑板520可为玻璃或一聚 对笨二酸乙烯酯所制。在步骤408中，通过一灌胶工艺，将该内埋元件530 固定于该第一贯穿孔511中。该灌胶工艺将一粘着剂522填充于该内埋元件 530与该第一贯穿孔511之间隙中。参考图12,在步骤410中，移除该支撑板520。参考图13，在步骤412 中，可通过一减厚工艺，移除该第一及第二金属层514、 516(亦即减少该核 心层510的厚度)，并减少该内埋元件530的电极接点534的厚度，其中所 减少的电极接点534厚度等于该核心层510的第二金属层516的厚度。举例 而言，该减厚工艺可为研磨(grinding)工艺或快速蚀刻(flash etching)工艺，用 以移除该第一及第二金属层514、 516,并减少该内埋元件530的电极接点 536的厚度。在本实施例中，若电极接点534的原始厚度大于10微米(um)， 且通过一研磨装置540使所减少的电极接点534厚度为3微米(亦即等于该 第二金属层516的厚度)，则减厚后该电极接点534的厚度仍大于7微米， 如此可将该电极接点534的接触表面536自该粘着剂522中确实棵露出，亦 即可确实清除位在该电极接点534的接触表面536上的残余粘着剂522。参考图14,在步骤414中，将第三及第四金属层542、 544分别形成于 该第一介电层512的上表面512a与下表面512b,其中该第四金属层542电 性连接于该内埋元件530的电极接点534。由于该电极接点534的接触表面 536自该粘着剂522中确实棵露出，因此该第四金属层544可确实电性连接 于该电极接点534的接触表面536。在本实施例中，同时可将该第二贯穿孔 513形成至少一第一导电通孔546。该第三及第四金属层542、 544的材料可 为铜。参考图15，在步骤416中，将该第三及第四金属层542、 544图案化而 使分别形成第一及第二图案化线路层542，、 544，。举例而言，可通过光刻及 蚀刻工艺将该第三及第四金属层542、 544图案化而使分别形成第一及第二 图案化线路层542'、 544，。参考图16，在步骤418中，将一第一叠合层550与一第二叠合层560 分别配置于该第一图案化线路层542，与该第二图案化线路层544，上，其中该 第一叠合层550包含一第五金属层552及一第二介电层554,该第二叠合层 560包含一第六金属层562及一第三介电层564，且该第二介电层554与该 第三介电层564分别朝向该第一图案化线路层542，与该第二图案化线路层 544，。参考图17,在步骤420中，压合该第一叠合层550、该核心层510与该 第二叠合层560。在步骤422中，将第二及第三导电通孔556、 566分别形成 于该第一叠合层550与该第二叠合层560中。在步骤424中，图案化该第五 金属层552与该第六金属层562，以分别形成一第一表层线路552，与一第二 表层线路562',并通过该第一、第二及第三导电通孔546、 556、 566导通该 第一表层线路552，与该第二表层线路562'。参考图18，在步骤426中，将一第一焊罩层572与一第二焊罩层574 分别形成于该第二介电层554与该第三介电层564上，其中该第一焊罩层572 暴露出至少部分该第一表层线路552',而该第二焊罩层574暴露出至少部分 该第二表层线路562'。在步骤428中，将一第一抗氧化层576形成于该第一焊罩层572所暴露 的至少部分该第一表层线路552，上，且将一第二抗氧化层578形成于该第二 焊罩层574所暴露的至少部分该第二表层线路562，上。该抗氧化层576、 可为镍/金层，并通过一电镀工艺将该镍/金层形成于该第一焊罩层所暴露的 至少部分该第 一表层.线路上，且将该镍/金层形成于该第二焊罩层所暴露的至 少部分该第二表层线路上。根据本发明的具有内埋元件的电路板的制造方法，该内埋元件的电极接 点位于该内埋元件的表面(该表面并非朝向该第一介电层)，该内埋元件不需 经由已知导电孔道而电性连接至该第一表层线路或第二表层线路，如此可增 加该第一图案化线路层与第二图案化线路层的布线面积，进而增加该第一图 案化线路层与第二图案化线路层的布线密度。再者，该内埋元件不需透过导 电孔道与第一表层线路与第二表层线路电性连接，如此将不会增加整个电路板的厚度，而可以符合轻薄短小的产品设计要求。减少该内埋元件的电极接点的厚度，如此可将该电极接点的接触表面自该粘着剂中确实棵露出，亦即可确实清除位在该电极接点的接触表面上的残余粘 着剂。由于该电极接点的接触表面自该粘着剂中确实棵露出，因此该第四金 属层可确实电性连接于该电极接点的接触表面，亦即该第二图案化线路层可 确实电性连接于该电极接点的接触表面。参考图19 ，其显示本发明的第二实施例的具有内埋元件的电路板的制造方法。参考图20,在步骤602中，提供一核心层710，其包含第一、第二及 第三介电层711、 754、 764、第一及第二图案化线路层742，、 744，、及至少 一第一导电通孔746，其中该第一介电层711具有一上表面712a及一下表面 712b，该第一及第二图案化线路层742，、 744，分别位于该第一介电层712的 上表面712a与下表面712b，该第二介电层754配置于该第一介电层712的 上表面712a并覆盖该第一图案化线路层742，，且该第三介电层764配置于 该第一介电层712的下表面172b并覆盖该第二图案化线路层744，，且该第 一导电通孔746用以将该第一图案化线路层742，电性连接于该第二图案化线 路层744'。参考图21，在步骤604中，将一贯穿孔711形成于该核心层710中。举 例而言，可通过机械钻孔或激光成孔工艺将一第一贯穿孔711形成于该核心 层710中。参考图22,在步骤606中，将该核心层710配置于一支撑板720上，且 将一内埋元件730置放于该贯穿孔711中，其中该第三介电层764接触于该 支撑板720。该内埋元件730可为一有源元件或一无源元件。该内埋元件730 具有一表面732及至少一电极接点734,其中该电极接点734位于该表面732 上并接触于该支撑板720(该表面732并非朝向该第一介电层712,亦即该表 面732可朝向该支撑板720)。在本实施例中，该支撑板720可为玻璃或一聚 对笨二酸乙烯酯所制。在步骤608中，通过一灌胶工艺，将该内埋元件730 固定于该贯穿孔711中。该灌胶工艺将一粘着剂722填充于该内埋元件730 与该贯穿孔711之间隙中。参考图23,在步骤610中，移除该支撑板720。在步骤612中，可通过 一减厚工艺，减少该核心层710的第三介电层764的厚度(亦即减少该核心 层710的厚度)，并减少该内埋元件730的电极接点734的厚度，其中所减 少的电极接点734厚度等于该核心层710的第三介电层764的'厚度。举例而 言，该减厚工艺可为研磨(grinding)工艺或快速蚀刻(flashetching)工艺，用以减少该核心层710的第三介电层764的厚度，并减少该内埋元件730的电极 接点734的厚度。在本实施例中，通过一研磨装置740使所减少的电极接点 734厚度等于该核心层710的第三介电层764的厚度，如此可将该电极接点 734的接触表面736自该粘着剂722中确实棵露出，亦即可确实清除位在该 电极接点734的接触表面736上的残余粘着剂722。参考图24,在步骤614中，将第一及第二金属层752、 762分别形成于 该第二及第三介电层754、 764上，其中该第二金属层762电性连接于该内 埋元件730的电极接点734。由于该电极接点734的接触表面736自该粘着 剂722中确实棵露出，因此该第二金属层762可确实电性连接于该电极接点 734的接触表面736。在本实施例中，同时可将第二及第三导电通孔756、 766 分别形成于该第二及第三介电层754、 764中。该第一及第二金属层752、 762 的材料可为铜。参考图25,在步骤616中，将该第一及第二金属层752、 762 图案化而使分别形成第 一及第二表层线路752，、 762，。参考图26,在步骤618中，将一第一焊罩层772与一第二焊罩层774 分别形成于该第二介电层754与该第三介电层764上，其中该第 一焊罩层772 暴露出至少部分该第一表层线路752'，而该第二焊罩层574暴露出至少部分 该第二表层线路762，。在步骤620中，将第一抗氧化层776形成于该第一焊 罩层772所暴露的至少部分该第一表层线路752，上，且将第二抗氧化层778 形成于该第二焊罩层774所暴露的至少部分该第二表层线路762，上。点位于该内埋元件的表面(该表面并非朝向该第 一介电层)，该内埋元件不需 经由已知导电孔道而电性连接至该第一表层线路或第二表层线路。再者，该 内埋元件不需透过导电孔道与第 一表层线路与第二表层线路电性连接，如此 将不会增加整个电路板的厚度，而可以符合轻薄短小的产品设计要求。减少该内埋元件的电极接点的厚度，如此可将该电极接点的接触表面自该粘 着剂中确实棵露出，亦即可确实清除位在该电极接点的接触表面上的残余粘 着剂。由于该电极接点的接触表面自该粘着剂中确实棵露出，因此该第二金 属层可确实电性连接于该电极接点的接触表面，亦即该第二表层线路可确实 电性连接于该电极接点的接触表面。 '虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何本发16明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作 各种的更动与修改。因此本发明的保护范围当视所附的权利要求所界定者为准。
权利要求
1. 一种电路板的制造方法，包含下列步骤提供一核心层，其包含一第一介电层及第一及第二金属层，其中该第一介电层具有一上表面及一下表面，且该第一及第二金属层分别位于该第一介电层的上表面与下表面；将一第一贯穿孔形成于该核心层中；将该核心层配置于一支撑板上，且将一内埋元件置放于该第一贯穿孔中，其中该第二金属层接触于该支撑板，且该内埋元件具有至少一电极接点，其接触于该支撑板；通过一灌胶工艺，将该内埋元件固定于该第一贯穿孔中；移除该支撑板；通过一减厚工艺，移除该核心层的第一及第二金属层，并减少该内埋元件的电极接点的厚度；将第三及第四金属层分别形成于该第一介电层的上表面与下表面，其中该第四金属层电性连接于该内埋元件的电极接点；以及将该第三及第四金属层图案化而使分别形成第一及第二图案化线路层。
2、 根据权利要求1所述的制造方法，其中在减少该内埋元件的电极接 点厚度的步骤中，所减少的电极接点厚度等于该第二金属层的厚度。
3、 根据权利要求1所述的制造方法，其中在将一第一贯穿孔形成于该 核心层中的步骤中，同时将至少一第二贯穿孔形成于该核心层中。
4、 根据权利要求3所述的制造方法，其中在将第三及第四金属层分别 形成于该第一介电层的上表面与下表面的步骤中，同时可将该第二贯穿孔形 成至少一第一导电通孔。
5、 根据权利要求1所述的制造方法，其中在形成该第一及第二图案化 线路层的步骤后，另包含下列步骤将一第一叠合层与一第二叠合层分别配置于该第一图案化线路层与该 第二图案化线路层上，其中该第一叠合层包含一第五金属层及一第二介电 层，该第二叠合层包含一第六金属层及一第三介电层，且该第二介电层与该 第三介电层分别朝向该第一及第二图案化线路层；压合该第一叠合层、该核心层与该第二叠合层；将第二及第三导电通孔分别形成于该第一叠合层与该第二叠合层中；以及图案化该第五金属层与该第六金属层，以分别形成第一及第二表层线 路，并通过该第一、第二及第三导电通孔导通该第一及第二表层线路。
6、 根据权利要求5所述的制造方法，其中在形成该第一及第二表层线 路的步骤后，另包含下列步骤将一第一焊罩层与一第二焊罩层分别形成于该第二介电层与该第三介 电层上，其中该第一焊罩层暴露出至少部分该第一表层线路，而该第二焊罩 层暴露出至少部分该第二表层线路；以及将一第一抗氧化层形成于该第一焊罩层所暴露的至少部分该第一表层 线路上，且将一第二抗氧化层形成于该第二焊罩层所暴露的至少部分该第二 表层线路上。
7、 根据权利要求6所述的制造方法，其中该抗氧化层为镍/金层，并通 过一电镀工艺将该镍/金层形成于该第一焊罩层所暴露的至少部分该第一表 层线路上，且将该镍/金层形成于该第二焊罩层所暴露的至少部分该第二表层 线路上。
8、 一种电路板的制造方法，包含下列步骤提供一核心层，其包含第一、第二及第三介电层、第一及第二图案化线 路层、及至少一第一导电通孔，其中该第一介电层具有一上表面及一下表面， 该第一及第二图案化线路层分别位于该第一介电层的上表面与下表面，该第 二介电层配置于该第一介电层的上表面并覆盖该第一图案化线路层，且该第 三介电层配置于该第一介电层的下表面并覆盖该第二图案化线路层，且该第 一导电通孔用以将该第一图案化线路层电性连接于该第二图案化线路层；将一贯穿孔形成于该核心层中；将该核心层配置于一支撑板上，且将一内埋元件置放于该贯穿孔中，其 中该第三介电层接触于该支撑板，且该内埋元件具有至少一电极接点，其接 触于该支撑板；通过一灌胶工艺，将该内埋元件固定于该贯穿孔中；移除该支撑板；通过一减厚工艺，减少该核心层的第三介电层的厚度与该内埋元件的电 极接点的厚度；将第一及第二金属层分别形成于该第二及第三介电层上，其中该第二金属层电性连接于该内埋元件的电极接点；以及将该第一及第二金属层图案化而使分别形成第一及第二表层线路。
9、 根据权利要求8所述的制造方法，其中在减少该内埋元件的电极接 点厚度与该第三介电层厚度的步骤中，所减少的电极接点厚度等于所减少的 第三介电层的厚度。
10、 根据权利要求8所述的制造方法，其中通过光刻及蚀刻工艺将该第 一及第二金属层图案化而使分别形成第一及第二表层线路。
11、 根据权利要求8所述的制造方法，其中在将第一及第二金属层分别 形成于该第二及第三介电层上的步骤中，同时将第二及第三导电通孔分别形 成于该第二及第三介电层中，并通过该第一、第二及第三导电通孔导通该第一表层线路与该第二表层线路。
12、 根据权利要求11所述的制造方法，其中在形成该第一及第二表层 线路的步骤后，另包含下列步骤将一第一焊罩层与一第二焊罩层分别形成于该第二介电层与该第三介 电层上，其中该第一焊罩层暴露出至少部分该第一表层线路，而该第二焊罩 层暴露出至少部分该第二表层线路；以及将一第一抗氧化层形成于该第一焊罩层所暴露的至少部分该第一表层 线路上，且将一第二抗氧化层形成于该第二焊罩层所暴露的至少部分该第二 表层线路上。
13、 根据权利要求12所述的制造方法，其中该抗氧化层为镍/金层，并 通过一电镀工艺将该镍/金层形成于该第一焊罩层所暴露的至少部分该第一 表层线路上，且将该镍/金层形成于该第二焊罩层所暴露的至少部分该第二表 层线路上。
14、 一种减少电路板的内埋元件的电极接点的厚度的方法，包含下列步骤提供一核心层；将一贯穿孔形成于该核心层中；将该核心层配置于一支撑板上，且将一内埋元件置放于该贯穿孔中，其 中该内埋元件具有至少一电极接点，其接触于该支撑板； 通过一灌胶工艺，将该内埋元件固定于该贯穿孔中；移除该支撑板；以及通过一减厚工艺，减少该核心层的厚度与该内埋元件的电极接点的厚度。
15、根据权利要求14所述的方法，其中在减少该核心层的厚度与该内 埋元件的电极接点的厚度的步骤中，所减少的电极接点厚度等于所减少的核 心层的厚度。
全文摘要
本发明的实施例提供了一种电路板的制造方法，其包含下列步骤提供一核心层，其包含一第一介电层及第一及第二金属层；将一贯穿孔形成于该核心层中；将该核心层配置于一支撑板上，且将一内埋元件置放于该贯穿孔中，其中该第二金属层接触于该支撑板，且该内埋元件具有至少一电极接点，其接触于该支撑板；将该内埋元件固定于该贯穿孔中；移除该支撑板；移除该第一及第二金属层，并减少该内埋元件的电极接点的厚度；将第三及第四金属层分别形成，其中该第四金属层电性连接于该内埋元件的电极接点；以及将该第三及第四金属层图案化而使分别形成第一及第二图案化线路层。本发明的实施例可通过一减厚工艺而减少内埋元件的电极接点的厚度。
文档编号H05K3/40GK101262746SQ20081009482
公开日2008年9月10日 申请日期2008年4月28日 优先权日2008年4月28日
发明者欧英德, 王永辉 申请人:日月光半导体制造股份有限公司