专利名称：具有多层镀通孔的基板及其多层镀通孔的形成方法
具有多层镀通孔的基板及其多层镀通孔的形成方法
技术领域：
本发明是有关于多层电路板(multi-layer circuit board)，特别是指 一 种具有多层镀通孔的 基板及其制造方法。
背景技术：
在各类电子产品中一般会使用到多层电路板 作为电性讯号传导、电源供应、接地的连接。 随着电子产品的多功能与复杂化发展，多层电 路板的线路层层数与纵向电连接处会增加，因 此需要数量众多的镀通孔(Plated Through Hole, PTH)作为不同层之间线路层的相互电性导通。
台湾专利公告第589729号「具有屏蔽式镀通 孔结构之基板及其形成方法」，揭示一种基板 ，其镀通孔的孔壁先形成有管状金属屏蔽层， 再覆盖上一介电层，另将一讯号传递线路配置 于该介电层所包围的洞口中。其中，该介电层 以填塞方式先充满于管状金属屏蔽层内，再以 钻孔方法形成一洞口，最后再形成该讯号传递 线路于洞口内。然而钻孔对位并无法控制在相 当准确的范围内，该介电层的覆盖厚度会有厚薄差异，导致讯号传递线路与管状金属屏蔽层 之间会有间隔的大小变化，甚至有短路的风险 ,不适用于多层镀通孔的结构。
台湾专利证号1242783号「孔柱分割式连通孔 结构及其制造方法」，揭示一种孔柱分割式连 通孔结构，包含至少两分离式导体，以组成一 孔柱状结构，且在该两分离式导体之间为纵切 或是斜切的间隙。简而言之，就是将一镀通孔 切割成两半，或是切割成多片，并个别与至少 一上方线路或是下方线路相连接，然这样的导 体分离，无论是切割当时或是最终基板产品的 应用，皆会有镀通孔的结构弱化的现象，易于 断裂，无法抵抗基板的热应力发生。此外，该 前案所述以往同轴线式的子母贯通孔结构会有 阻抗值高与产生电感效应，皆是由于在介电层 的形成过程中以介电物质塞孔方式填满镀通孔 再钻孔形成内贯穿孔，之后方形成内层导电组 件于内贯穿孔内，导致铍通孔内形成的介电层 厚度为厚薄不一所引起。
发明内容
本发明的主要目的在于提供一种具有多层镀 通孔的基板及其多层镀通孔的形成方法，其在一 基板的一镀通孔内以沉积方式形成的介电层以 及一电镀层，该介电层形成于该镀通孔内并局部 覆盖该基板的线路层，并且电性隔离该电镀层与 该基板的该镀通孔，以节省基板的镀通孔设置空
间，达到多层镀通孔的功效，以降低基板尺寸或 是可供高密度线路设计。
本发明的次一目的在于提供一种具有多层镀 通孔的基板及其多层镀通孔的形成方法，其中用 以电性隔离该镀通孔与该电镀层的该介电层由
电泳沉积(electrophoretic deposition)所形成，其 可控制该介电层的沉积厚度为均匀且相当薄，无 需再钻孔对位，能提升电性效能与降低串音 (cross-talk)效应。
依据本发明， 一种具有多层镀通孔的基板主 要包含一具有一镀通孔的基板主体、一介电层以 及一电镀层。该基板主体更具有一第一线路层与 一第二线路层，该镀通孔电性导接该第一线路层 与该第二线路层。该介电层以沉积方式形成于该 镀通孔内，并局部覆盖该第一线路层与该第二线 路层。该电镀层形成于该介电层，该介电层电性 隔离该电镀层与该镀通孔。因此可在该镀通孔内 再设置由该介电层与该电镀层组成的另一镀通 孔，以达到多层镀通孔的功效，其可节省基板的 镀通孔设置空间，有效利用基板空间，以降低基 板尺寸或是可供高密度线路设计。
本案指定代表图为图l
本代表图的组件符号说明:100基板
110基板主体111上 表面
112下表面
113第一线路层114第二线路层
115镀通孑L
116第一电镀层117第 一 环形垫
118第二环形垫
120介电层130第二电镀层
131无电电镀层
132延伸部
图1:依据本发明的第一具体实施例， 一种基 板的多层镀通孔的立体局部剖切示 意图。
图2:依据本发明的第一具体实施例，该具有
多层镀通孔的基板的截面示意图。
图3A至3E:依据本发明的第一具体实施例
，该基板于其多层镀通孔形成过程
中的截面示意图。
图4:依据本发明的第二具体实施例，另一种
具有多层镀通孔的基板的截面示意图。
图5:依据本发明的第一具体实施例，电泳沉 积以形成该基板的介电层的反应机 构。
主要组件符号说明
11干膜 12 干膜
21 干膜 100基板 110基板主体
113第一线路层 115镀通孔 116第一电镀层
119贯穿孔 120介电层
132延伸部 200基板 210基板主体
213第一线路层
216第一电镀层 220第一介电层 240第二介电层
22 干膜
111 上 表 面 112下表面 114第二线路层 115A无电电镀层
117 第 一 环形垫 118第二环形垫
130 第二电镀层 131无电电镀层
211 上 表 面
212下表面
214 第二线路层 215镀通孔
230第二电镀层 250第三电镀层
具体实施方式
本发明的一实施例说明如下，如图1与图2 所示，一种具有多层镀通孔的基板IOO包含一基 板主体110，该基板主体110具有一上表面111 与一下表面112，其可为多层印刷电路板。该基 板主体IIO具有一第一线路层113、 一第二线路 层114以及一镀通孔115。该第一线路层113形 成于该基板主体IIO的该上表面111;该第二线 路层114形成于该基板主体110的该下表面112 ;该镀通孔115由该上表面111贯穿至该下表面 112。该镀通孔115可包含有一无电电镀层115A 及一第一电镀层116，以电性导接在该上表面 111之该第一线路层113与在该下表面112的该 第二线路层114。在本实施例中，该第一线路层 113具有一第一环形垫117，且该第二线路层114 具有一第二环形垫118，该第一电镀层116连接 该第一环形垫U7与该第二环形垫118。
在该镀通孔115内形成至少一另一镀通孔， 其由一介电层120与一第二电镀层130所构成。 其中，该介电层120以沉积方式形成于该镀通孔 115内，并且局部覆盖该第一线路层113与该第 二线路层114。较佳地，该介电层120由电泳沉 积(electrophoretic deposition)所形成，以使在该 镀通孔115内形成的该介电层120具有厚度薄、 厚度均匀且覆盖性佳的优点。该介电层120的沉 积厚度介于10 50微米，不会有厚薄差异导致阻
塞该镀通孔115的问题，此外，该介电层120 的电泳沉积方式具有良好选择性，仅覆盖于裸露 的金属表面，不会有使镀通孔内产生电性短路与 塞孔的问题。而该第二电镀层130形成于该介电 层120，并且由该介电层120电性隔离该第二电 镀层130与该镀通孔115的该第一电镀层116。 此外，在本实施例中，该介电层120能完全覆盖 该第一环形垫117、该第二环形垫118与该第一 电镀层116，该介电层120具有概呈「工」字且 中心中空的截面，以达到良好的孔内电性隔离且 中空孔径一致以利电镀该第二电镀层130的功 效。
如图2所示，该第二电镀层130形成于在该 介电层120，并具有一延伸部132，其延伸至该 基板主体110的该上表面111，该延伸部132并 可连接至该第一线路层113的其它线路。此外， 在该镀通孔115内可形成至少一第二电镀层130 并由介电层120电性隔离不同层之该第二电镀 层130，以使该第一电镀层116与该第二电镀层 130可个别传递不同的电子讯号，以大幅减少基 板100之镀通孔设置空间或是可供高密度基板 100的应用。
请参阅图3A至图3E绘示该基板100的多层 镀通孔一种具体可实施的形成过程。首先，如图 3A所示，提供一基板主体110，该基板主体110 具有该第一线路层113与该第二线路层114，并利用机械或镭射钻孔方式形成一贯穿孔119，该 贯穿孔119由该基板主体110的该上表面111 贯穿至该基板100的该下表面112。在图3B中 ，利用无电电镀与电镀技术将铜层沉积于该贯穿 孔119内，以形成包含有该无电电镀层115A与 该第一电镀层116的该镀通孔115，并且该镀通 孔115电性导接该第一线路层113与该第二线路 层114。在本步骤中，该镀通孔U5应为中空且 不被填满，其中该第一电镀层116显露于该镀通 孔115中。
接着，如图3C所示，在该基板主体110的该 上表面111与该下表面112各形成一干膜11、 12，经曝光显影，以局部覆盖该第一线路层113 与该第二线路层114，该干膜11、 12显露该第 一电镀层116、该第一环形垫117与该第二环形 垫118。之后，利用电泳沉积技术将该介电层120 形成于该第一电镀层116、该第一环形垫117与 该第二环形垫118。在本实施例中，该介电层120 之材质可为聚醯亚胺(polymide, PI)，先将聚醯亚 胺的前驱物以电泳沉积方式形成于金属表面，再 烘烤以聚合成聚醯亚胺。而该介电层120电泳沉 积的反应机构如图5的化学式所示。
在移除该些干膜11、 12之后，如图3D所示 ，再形成一干膜21、 22于该基板主体110的该 上表面111与该下表面112。在本实施例中，经 曝光显影之后，该干膜21、 22局部显露该介电 层120以及局部显露该基板主体IIO的该上表面 111与该下表面112。之后， 一无电电镀层 13 l(electroless plating layer)形成于该介电层 120及该基板主体110的该上表面111与该下表 面112的显露部位。接着，如图3E所示，利用 电镀技术可将该第二电镀层130形成于该无电 电镀层131，该第二电镀层130可电性连接该第 一线路层U3与该第二线路层114，并与该第一 电镀层116为电性隔离。最后，移除该些干膜 21、 22并进行后制程的加工，例如热层合、电 镀等等，以形成该具有多层镀通孔的基板100。 本发明的另一实施例说明如下，如图4所示 ，另一种具有多层镀通孔的基板200，其包含一 基板主体210，该基板主体210具有一上表面211 与一下表面212，且该基板主体210具有一第一 线路层213、一第二线路层214以及一镀通孔215 ，在该镀通孔215内依续间隔形成一电镀层及一 介电层。该镀通孔215具有一第一电镀层216， 以电性导接该第一线路层213与该第二线路层 214， 一第一介电层220以沉积方式形成于该镀 通孔215内并局部覆盖该第一线路层213与该第 二线路层214， 一第二电镀层230形成于该第一 介电层220，并由该第一介电层220电性隔离该 第一电镀层216与该第二电镀层230，在本实施 例中，该第二电镀层230为一金属屏蔽层，其为 电性独立或是仅连接至该基板200的接地结构。
一第二介电层240形成于该镀通孔215内且亦以 沉积方式形成于该第二电镀层230， 一第三电镀 层250形成于该镀通孔215内且形成于该第二介 电层240，且该第二介电层240电性隔离该第二 电镀层230与该第三电镀层250。该第三电镀层 250电性连接该第一线路层213与该第二线路层 214，或者可电性连接其它线路层。由该第二电 镀层230的金属屏蔽效果，有效防止该第一电镀 层216与该第三电镀层250间产生串音或讯号干 扰的现象，以提升高密度基板200内多层镀通孔 215的电性效能。
本发明的保护范围当视后附的权利要求书所 界定者为准，任何熟知此项技艺者，在不脱离本 发明的精神和范围内所作的任何变化与修改，均 属于本发明的保护范围.
权利要求
1、一种具有多层镀通孔的基板，其特征在于，包含一基板主体，其具有一第一线路层、一第二线路层以及一镀通孔，该镀通孔包含有一第一电镀层，以电性导接该第一线路层与该第二线路层；一介电层，其以沉积方式形成于该镀通孔内并局部覆盖该第一线路层与该第二线路层；以及一第二电镀层，其形成于该介电层，并由该介电层电性隔离该第二电镀层与该镀通孔的该第一电镀层。
2、 如权利要求1所述的具有多层镀通孔的 基板，其特征在于，其中该介电层具有概 呈「工」字且中心中空的截面。
3、 如权利要求1所述的具有多层镀通孔的 基板，其特征在于，其中该第一线路层具 有一第一环形垫，且该第二线路层具有一 第二环形垫，该第一电镀层连接该第一环 形垫与该第二环形垫，而且该介电层完全 覆盖该第一环形垫、该第二环形垫与该第 一电镀层。
4、 如权利要求1所述的具有多层镀通孔的 基板，其特征在于，其中该第二电镀层延伸至该基板主体上，并连接至该第一线路 层。
5、 如权利要求1所述的具有多层镀通孔的 基板，其特征在于，另包含有一第二介电 层与一第三电镀层，其形成于该镀通孔， 且该第二介电层电性隔离该第二电镀层 与该第三电镀层。
6、 如权利要求1所述的具有多层镀通孔的 基板，其特征在于，其中在该介电层与该 第二电镀层之间另形成有一无电电镀层 (electroless plating layer)。
7、 一种基板的多层镀通孔的形成方法，其特征在于，包含提供一基板主体，其具有一第一线路层、 一第二线路层以及一镀通孔，该镀通孔包 含有一第一电镀层，以电性导接该第一线路层与该第二线路层；以沉积方式形成一介电层于该镀通孔内 并局部覆盖该第一线路层与该第二线路 层；以及形成一第二电镀层，其形成于该介电层， 并由该介电层电性隔离该第二电镀层与 该镀通孔的该第一电镀层。
8、 如权利要求7所述的基板的多层镀通孔 的形成方法，其特征在于，其中该介电层 以电泳沉积(electrophoretic deposition)方 式形成于该第一电镀层。
9、如权利要求7所述的基板的多层镀通孔的形成方法，其特征在于，其中该第一线路 层具有一第一环形垫，且该第二线路层具有一第二环形垫，该第一电镀层连接该第 一环形垫与该第二环形垫，而且该介电层 完全覆盖该第一环形垫、该第二环形垫与 该第一电镀层；其中该第二电镀层延伸至该基板主体上， 并连接至该第一线路层。 10、如权利要求7所述的基板的多层镀通孔 的形成方法，其特征在于，另包含有形 成一第二介电层与一第三电镀层于该镀 通孔内，且该第二介电层电性隔离该第二 电镀层与该第三电镀层； 在形成该第二电镀层之前，形成有一无电 电镀层(electroless plating layer)于该介电层。
全文摘要
一种具有多层镀通孔的基板，其在一基板主体的一镀通孔内形成至少一以沉积方式形成的介电层以及一电镀层。该介电层局部覆盖该基板的线路层，并电性隔离该电镀层与该镀通孔，以节省该基板的镀通孔设置空间，并可达到多层镀通孔的功效。较佳地，该介电层的形成方法为电泳沉积，以控制该介电层的沉积厚度为均匀且相当薄，无需再钻孔对位，并能提升电性效能与降低串音效应。
文档编号H05K1/00GK101198208SQ20061016109
公开日2008年6月11日 申请日期2006年12月6日 优先权日2006年12月6日
发明者王建皓 申请人:日月光半导体制造股份有限公司