专利名称：用于多层布线基板形成中的具有不同材质部的片材形成方法和具有不同材质部的片材的利记博彩app
技术领域：
本发明涉及以叠层电感器和叠层电容器为代表的，以内置无源部件等的所谓多层布线基板为例的叠层型电子部件。更详细地说，涉及制造多层布线基板之际所用的所谓陶瓷坯片(green sheet)，涉及包括由种种的材质构成的部分的单一的陶瓷坯片的制造方法。
背景技术：
近年来，随着电子设备的高性能化，或便携式设备的急速的普及，电子部件也要求其高密度安装化和高频特性的改善。为了适应该要求，在电子部件的生产工序中，也进行可以使元件的微细化或可高精度地制造的制造方法的研究。作为公开这些的文献，可以举出例如特开2001-85264号公报、特开2001-110662号公报、特开2001-76959号公报、特开2000-331858号公报、特开2000-331865号公报、特开2001-111223号公报、特开2000-183530号公报、以及特开平10-12455号公报。
例如，作为电子部件以所谓叠层陶瓷电感器为例，就其制造方法简单地进行描述。首先，把混合具有预定的电特性的陶瓷粉末与有机类的粘合剂所得到的浆料(slurry)厚膜涂敷于PET(聚对苯二甲酸乙二醇酯)膜等支持体上。在这样一来所得到的绝缘体层上，进一步把由金属粉末与有机类粘合剂构成的金属糊剂印刷成预定的图形而形成电极层。此一电极层构成陶瓷电感器中的电感器主体的一部分。
叠层这样一来所得到的在绝缘体上形成有电感器的一部分的片材，与仅由绝缘体构成的片材。此时，通过经由设在绝缘体片材之中的导电部(柱状部)电连接各个片材中的电极层各个，形成成为陶瓷电感器主体的叠层体。形成该叠层体后，进而通过施行烧结、端面电极的形成等，得到叠层陶瓷电感器。在陶瓷电感器以外的叠层型电子部件等的制造方法中也是，基本上进行以前述制造工序为基准的工序。
但是，在前述制造方法中，起因于各层的形状、厚度、烧结时的收缩率等偏差，在具有更高性能的电子部件的提供上产生限制。因此本申请人，提出了前述特开2001-85264号公报或特开2001-110662号公报中所示的那种电子部件的制造方法，以对应所要求的电子部件的高性能化。
例如，在特开2001-85264号公报中，公开了作为电子部件之一的，所谓叠层陶瓷电容器的制造方法。在该制造方法中，具体地说，首先，对预先进行了导电处理的支持体表面，涂敷预定厚度的混合具有感光性的有机类粘合剂与陶瓷粉末所得到的感光性浆料。再者，该感光性浆料也可以通过电沉积技术来形成。接着，经由光掩模，进行对该感光性浆料的紫外线曝光处理，和显影液的显影处理，在支持体上形成由空间部与陶瓷部构成的层。
这里，通过电沉积技术，对此一空间部，与陶瓷部基本成为同一厚度地析出由Ni粉与丙烯酸类树脂构成的共析覆盖膜。把这样一来所得到的，由陶瓷部与含有Ni粉的共析覆盖膜部构成的片材，作为一体从支持体剥离，通过对该片材施行叠层、烧结、端面电极的形成等处理，得到叠层陶瓷电容器。此外，在特开2001-110662号公报中，公开了所谓叠层陶瓷电感器的形成方法，在该制造方法中也是，描述了向支持体上形成陶瓷部与空间部，向该空间部形成含有Ag粉的共析覆盖膜等。
如果用根据前述特开2001-85264号公报或特开2001-110662号公报的电子部件等的制造方法，则在支持体上所形成的片材本身上，陶瓷部与共析覆盖膜部处的膜厚没有不同，成为大致均一的厚度。因而，与现有技术的叠层单纯的陶瓷图形与电极图形的方法相比较，起因于烧结处理等的电特性的变化少，可以再现性好地得到具有预期的电特性的电子部件。
当前，电子部件等中所用的信号的高频化达到GHz带，在前述电子部件等中也是，为了适应这些，要求传送线路的低电容化，接合部处的低电阻化等的进一步高性能化。同时，为了提供于便携式终端，还要求更加高集成化，小型化。关于通过前述制造方法所得到的片材也是，认为通过与例如其薄膜化，或者导电性糊剂等材质的优化并行发展，可以进行某种程度的适应。
但是，通过前述制造方法所得到的片材，仅是由陶瓷部与共析覆盖膜部两种材料来构成的。因而，每个片材由一种绝缘体与一种导体构成这样的限制始终影响电子部件制造方面。结果，可以认为招致1)对电路设计产生限制，一定程度的高集成化受到阻碍，2)例如在形成包括电感器的电子部件的场合等中，叠层的层数过度地增加，一定程度的小型化受到阻碍，3)因层数增加使层间连接部增加，存在着可靠性降低的危险，等问题。
此外，感光性浆料，也如前所述，通过混合具有感光性的有机类粘合剂与陶瓷粉末可以得到。此一陶瓷粉末通常具有在曝光时使紫外线散射等效果。因此，在曝光时产生图形边缘模糊等现象。结果，在现有技术中，在把应该形成的布线图形的厚度与其宽度的比率取为纵横比(厚度÷宽度)时，大约0.5～0.67成为其上限。
在特开2001-110662号公报中，为了适应该状况而公开了方法。具体地说，对在基底上所形成的仅由负抗蚀剂构成的层进行图形化，在图形形成后对所形成的空间用电沉积技术形成陶瓷部分，去除图形化后的抗蚀剂层，在去除后对所形成的空间部通过电沉积技术形成具有导电性的部分。根据该方法，则不产生上述图形边缘的模糊等，因而可以形成图形精度高的片材。但是，在该方法中也是，上述一个片材由一种绝缘体与一种导电体构成这样的限制，仍然始终产生制约。因而，上述1)至3)等问题可能产生的概率，可以认为在该方法中也是同样的。
发明内容
本发明是鉴于上述状况而成的，目的在于提供一种关于叠层陶瓷电容器、叠层陶瓷电感器等所谓叠层型电子部件，制造可以有助于其高集成化、小型化、高可靠性化等的片材的方法。
为了解决上述问题，根据本发明的片材形成方法，是在形成叠层型电子部件之际用作为其各个层的片材的形成方法，其特征在于，其中包括在支持体上，附着由显影液去除曝光了的部分的预定厚度的感光性物质的工序；对感光性物质施行用来形成预定的图形的曝光处理，施行用显影液显影去除曝光处理了的图形的处理，施行对去除了感光性物质的部分附着具有预期的电特性的物质的处理，在支持体上形成片材或片材的一部分的工序；以及从片材去除支持体的工序。
再者，在上述方法中，最好是多次反复进行由曝光处理、显影处理和附着处理组成的工序。此外，在上述方法中，最好是在由曝光处理、显影处理和附着处理组成的工序中，包括替换具有预期的电特性的物质，而附着感光性物质的处理。
进而，在上述方法中，最好是还包括用显影液去除未曝光的部分的，使具有预期的电特性的感光性物质附着的工序；和由对具有预期的电特性的感光性物质进行曝光及显影而形成又一种图形空间的处理，与在图形空间上使具有预期的电特性的物质或进一步具有感光性的物质附着的处理组成的工序。
此外，为了解决上述问题，根据本发明的片材，是形成叠层型的电子部件之际用作为其各个层的片材，其特征在于，其中包括至少三种具有各不相同的物性的部分，在形成部分之际，进行用显影液去除曝光了的部分的感光性物质的附着处理，前述感光性物质的曝光处理，前述感光性物质的显影处理，以及向通过前述显影处理所得到的空间部的前述部分的至少一个的附着形成处理，在设部分之内，厚度最厚的部分处的厚度与宽度的比率为纵横比(厚度÷宽度)时，该纵横比的值为大于等于1。
再者，在上述片材中，最好是在片材延伸的平面方向上，分别形成具有不同的物性的部分。此外，在上述片材中，最好是在片材的厚度方向上，形成具有不同的物性的部分。
此外，为了解决上述问题，根据本发明的片材，是形成叠层型的电子部件之际用作为其各个层的片材，其特征在于，其中包括具有第1厚度，且在第1区域上所形成的导电性的内部电极；具有第2厚度，且在第1区域之上的比第1区域小的第2区域上所形成的导电性的柱状部；以及包括内部电极和柱状部的绝缘性物质，至少柱状部通过下述工序形成，该工序包括利用显影液去除曝光了的部分的感光性物质的附着处理、感光性物质的曝光处理、感光性物质的显影处理、以及向通过显影处理所得到的空间部的导电性的物质的附着处理，在设其内部电极和柱状部之内至少一方的形成厚度与其宽度的比率为纵横比(厚度÷宽度)的场合，该纵横比的值为大于等于1。
图1是表示根据本发明的片材的形成方法的流程图。
图2是表示根据本发明的片材的形成方法的流程图。
图3是表示用由本发明所得到的片材制作的叠层型电感器的剖面概略的图。
图4A是表示用线4A-4A截图3中所示的电感器而从上面看其的状态的概略的图。
图4B是表示用线4B-4B截图3中所示的电感器而从上面看其的状态的概略的图。
图5A是表示形成图3中所示的片材L4的工序的流程图。
图5B是表示形成图3中所示的片材L4的工序的流程图。
图5C是表示形成图3中所示的片材L4的工序的流程图。
具体实施例方式
作为流程图在图1中示出根据本发明的实施形态的片材的形成方法。再者，图1就各工序中的片材，示出沿其厚度方向截断其时的剖面构成。此外，举例表示的片材，在XY(平面)方向和Z(厚度)方向上，形成有由分别不同的材料构成的部分。以下，参照附图，就片材形成方法的细节进行描述。
首先，在施行了导电处理的支持体1的表面上，通过电沉积处理形成预定厚度的由正抗蚀剂构成的层3，得到步骤1的状态的片材。再者，本发明中的正抗蚀剂，是指由光的照射而曝光的部分通过显影液进行的显影处理而可以去除的感光性物质。接着，进行经由未图示的第1掩模的紫外线等引起的正抗蚀剂层3的曝光处理，和通过显影液进行的显影处理。通过该处理，在正抗蚀剂层处仅曝光了的部分被去除，在支持体1上形成未曝光的正抗蚀剂层3与第1空间部分5(步骤2)。对第1空间部分5，通过电沉积处理，形成绝缘材料部。在本实施例中，作为绝缘材料，形成例如由低介电率材料构成的部分7(步骤3)。再者，在本实施例中，低介电率材料部分7的形成厚度，与正抗蚀剂层3的厚度大致一致。
低介电率材料部分7形成后，对未曝光的正抗蚀剂层3，进行经由未图示的第2掩模的曝光处理和显影液的显影处理。通过该处理，进行正抗蚀剂层3处的曝光部分的去除，进而形成第2空间部分9(步骤4)。对第2空间部分9，通过电沉积处理，形成新的绝缘材料部。在本实施例中，作为绝缘材料，形成例如由高导磁率材料构成的部分11(步骤5)。再者，在本实施例中，高导磁率材料部分11的形成厚度也是，与正抗蚀剂层3的厚度大致一致。
接着，对残存的未曝光的正抗蚀剂层3，进而，进行经由未图示的第3掩模的曝光处理和显影液的显影处理。通过该处理，进行正抗蚀剂层3处的曝光部分的去除，进而形成第3空间部分13(步骤6)。对第3空间部分13，通过电沉积处理，形成由第1导电体构成的部分15。再者，在本实施例中，在第1导电体部分15的形成时，其形成厚度取为比正抗蚀剂层3的厚度要薄，使第3空间部13残存于第1导电体部分15的上部(步骤7)。
对此一第3空间部分13的残存部分，通过电沉积处理，再次形成由正抗蚀剂构成的第2层17(步骤8)。此时，第2正抗蚀剂层17最好是形成为，其最表面与正抗蚀剂层3、低介电率材料部分7等的表面大致一致。对第2正抗蚀剂层17，进行经由未图示的第4掩模的曝光处理和显影液的显影处理。通过该处理，进行第2正抗蚀剂层17处的曝光部分的去除，形成第4空间部分19(步骤9)。
对第4空间部分19，通过电沉积处理，形成又一个绝缘材料部。在本实施例中，作为该绝缘材料，形成例如由低导磁率材料构成的部分21(步骤10)。再者，在本实施例中，低导磁率材料部分21形成为，其最表面与正抗蚀剂层3、低介电率材料部分7等的表面大致一致。然后，进行对残存的第2正抗蚀剂层17的曝光处理和显影液的显影处理。通过该处理，进行残存的第2正抗蚀剂层17的去除，形成第5空间部分23(步骤11)。
对第5空间部分23，通过电沉积处理，形成由第2导电体构成的部分25。再者，在本实施例中，第2导电体部分25，其最表面形成到与正抗蚀剂层3、低介电率材料部分7等的表面大致一致。此外，在本实施例中，构成第1导电体部分15的材料，与构成第2导电体部分25的材料取为相同。通过把支持体1从经由以上工序所得到的片材剥离，可以得到实际上成为形成电子部件之际的原材料的片材。
(变形例)接下来，对在其内部具有电路图形(所谓图形)和层间连接件(所谓柱状部)的片材采用根据本发明的片材形成方法的场合进行说明。图2中作为流程图示出该片材的形成方法。再者，图中，各步骤中所示的图与图1同样，表示各工序中的片材的剖面。
首先，在施行了导电处理的支持体1的表面上，通过电沉积处理形成由正抗蚀剂构成的层3，得到步骤1的状态的片材。接着，进行经由未图示的第1掩模的紫外线等进行的正抗蚀剂层3的曝光处理，和显影液的显影处理。通过该处理，在正抗蚀剂层处仅去除曝光了的部分，在支持体1上形成未曝光的正抗蚀剂层3与第1空间部分5(步骤2)。对第1空间部5，通过电沉积处理，形成绝缘材料部。在本实施例中，作为绝缘材料，形成例如由低介电率材料构成的部分7(步骤3)。再者，在本实施例中，低介电率材料部分7的形成厚度，与正抗蚀剂层3的厚度大致一致。
低介电率材料部分7形成后，对未曝光的正抗蚀剂层3，进行经由未图示的第2掩模的曝光处理和显影液的显影处理。通过该处理，进行正抗蚀剂层3处的曝光部分的去除，进而形成第2空间部分9(步骤4)。对第2空间部分9，通过电沉积处理，形成新的绝缘材料部。在本实施例中，作为绝缘材料，形成例如由高导磁率材料构成的部分11(步骤5)。再者，在本实施例中，高导磁率材料部分11的形成厚度，也与正抗蚀剂层3的厚度大致一致。
接着，对残存的未曝光的正抗蚀剂层3，进而，进行经由未图示的第3掩模的曝光处理和显影液的显影处理。通过该处理，进行正抗蚀剂层3处的曝光部分的去除，进而形成第3空间部分13(步骤6)。对第3空间部分13，通过电沉积处理，形成由第1导电体构成的部分15。第1导电体部分15具有作为该片材中的图形的功能。再者，在本实施例中，在第1导电体部分15的形成时，其形成厚度取为比正抗蚀剂层3的厚度要薄，使第3空间部13残存于第1导电体部分15的上部(步骤7)。
对此一第3空间部分13的残存部分，通过电沉积处理，再次形成由正抗蚀剂构成的第2层17(步骤8)。此时，第2正抗蚀剂层17最好是，其最表面形成到与正抗蚀剂层3、低介电率材料部分7等的表面大致一致。对第2正抗蚀剂层17，进行经由未图示的第4掩模的曝光处理和显影液的显影处理。通过该处理，进行第2正抗蚀剂层17处的曝光部分的去除，形成第4空间部分19(步骤9)。
对第4空间部分19，通过电沉积处理，形成又一个的绝缘材料部。在本实施例中，作为该绝缘材料，形成例如由低导磁率材料构成的部分21(步骤10)。再者，在本实施例中，低导磁率材料部分21形成为，其最表面与正抗蚀剂层3、低介电率材料部分7等的表面大致一致。然后，进行对残存的第2正抗蚀剂层17的曝光处理和显影液的显影处理。通过该处理，进行残存的第2正抗蚀剂层17的去除，形成第5空间部分23(步骤11)。
对第5空间部分23，通过电沉积处理，形成由第2导电体构成的部分25(步骤12)。第2导电体部分25在该片材中具有作为柱状部的功能。再者，在本实施例中，第2导电体部分25形成为，其最表面与正抗蚀剂层3、低介电率材料部分7等的表面大致一致。此外，在本实施例中，构成第1导电体部分15的材料，与构成第2导电体部分25的材料取为相同。通过把支持体1从经过以上的工序所得到的片材剥离，可以得到在其内部具有图形和柱状部的片材。
按照上述，通过本发明的实施，可以形成在XY(平面)方向和Z(厚度)方向上区分形成而具有低介电率材料、低导磁率材料、高导磁率材料、导电体等多种(此一场合大于等于三种)的材料的片材，或者在其内部具有图形与柱状部的片材。此外，在本发明中，对由没有使光等散射的要素的正抗蚀剂单体构成的层，施行曝光和显影处理，用结果所得到的图形，进行由各材料构成的部分的形成。
因而，可以得到具有图形精度高，且完全不存在图形边缘处的模糊等的良好区分形成状态的片材。此外，因为用由正抗蚀剂单体构成的层，故通过曝光处理能够曝光的层厚仅取决于正抗蚀剂的特性。
具体地说，通过用以上的方法，可以提供对现有技术来说不可能的片材，该片材具有由不同的物性构成的大于等于三种的部分，且在使这些各部分中最厚部分处的厚度与其宽度的比率为纵横比(厚度÷宽度)时，该纵横比的值大于等于1。此外，在包括图形与柱状部的片材的场合，可以形成形成厚度与其宽度之比成为大于等于1的包括柱状部的片材。
再者，虽然在本实施例中，作为构成各部分的材料，也就是作为具有预期的电特性的物质用低介电率材料、低导磁率材料、高导磁率材料、导电体，但是本发明不限定于这些材料，最好是根据打算得到的片材的构成等适当变更。也就是说，可以在平面方向或厚度方向上形成多种的、至少三种具有各不相同的物性的部分。因而，反复进行曝光、显影和电沉积各处理的次数最好是根据片材构成比本实施例减少或增加。
进而，在电沉积处理时也可以电沉积前述正抗蚀剂，或者含有具有预期的电特性的粉体的具有正或负的特性的抗蚀剂(感光性物质)。在此一场合，在下道工序等中对这些抗蚀剂再施行曝光、显影等处理。再者，这里所述的负抗蚀剂是指，因光的照射而曝光了的部分以外的部分通过显影液而可以显影的感光性的物质。
具体地说，也可以把例如混合作为特性具有低导磁率的绝缘粉与负抗蚀剂所得到的负特性材料，电沉积形成于图1中步骤7中的第3空间部分13。通过对该负材料施行曝光和显影，可以一次形成低导磁率材料部分21和第5空间部分23(参照步骤11)。还如前所述，包含粉体的负抗蚀剂可以认为关于图形精度等相对地劣于正抗蚀剂。但是，考虑图形精度的许用值等，在根据本发明的制造方法中，通过部分地用由负抗蚀剂构成的材料，可以缩短工序。
此外，电沉积处理的各部分的形成厚度也是，不必像本实施例这样由正抗蚀剂层3的厚度来预定，也可以根据打算得到的片材的构成等，适当确定。例如，在进行叠层-压接的工序之际，也可以取为将所叠层的片材间的导电体部分的连接状态取为良好、使附加的导电体部分从陶瓷部分3的上面堆积的构成等，改变各部分的形成状态。
此外，虽然第1和第2导电体部分取为同一材料，但是也可以由不同的材料构成这些。进而，在这些导电体部分的形成中也可以不用电沉积处理而通过镀敷法等，可以采用与本实施例不同的方法来形成这些。此外，在形成导电体部分之际，也可以进一步反复进行正抗蚀剂的电沉积、曝光、显影、导电体的电沉积的各处理，在Z(厚度)方向上附加更多的构成。
(采用由本发明所得到的片材所制作的电子部件的具体例)叠层通过对以上所述的根据本发明的方法加以适当变更所得到的多种片材而成的陶瓷电感器之一例示于图3。图3示意地表示沿其叠层方向截陶瓷电感器的剖面的构成。该电感器叠层片材L1～L8而构成。在各个片材上任意地包括导电体部分A(A1、A2)、由低介电率材料构成的第1绝缘体部分B、由高导磁率材料构成的第2绝缘体部分C(C1、C2)、由具有低于第2绝缘体部分C的导磁率的材料构成的第3绝缘体部D。就各个片材构成，以下以片材L4为例简单地进行说明。
图3中，用平面4A-4A截片材L4，从图中箭头方向看其的图示于图4A，用平面4B-4B截片材L4，从图中箭头方向看其的图示于图4B。如图4A中所示，在该片材下部，中央部的高导磁率材料部分C1作为电感器中的芯材发挥作用。导电体部分A1包围高导磁率材料部分C1的大致半周地形成，形成电感器电路的一部分。
在高导磁率材料部分C1的剩下的周围，形成低导磁率材料部分D。该绝缘体部分D在片材叠层时，作为用来使在上下方向上重合的导电体部分A1间绝缘的绝缘部发挥作用。在这些导电体部分A1和低导磁率部分D的周围配置高导磁率材料部分C2，该部分与高导磁率材料部分C1一并作为具有使磁通量增加的效果的绝缘体部分发挥作用。进而在其周围，作为低介电率材料的第1绝缘体部分B形成保护层。
如图4B中所示，在片材L4上部，由低导磁率材料部分D构成的绝缘体部分卷绕于作为芯材的高导磁率材料部分C1的大致整周地形成。此一低导磁率材料部分D在片材叠层时，作为用来使在上下方向上重合的导电体部分A1间绝缘的绝缘部发挥作用。此外，仅在芯材的周围的一部分上形成导电体部分A2。该导电体部分A2，作为用来分别连接在各个片材上所形成的电感器中的电路的一部分的连接用导电体部分，即作为所谓柱状部发挥作用。
如上所述，片材L4在其内部具有芯材、卷绕芯材的大致半周的电感器中的电路的一部分、用来把此一电路的一部分与其他片材中的电路的一部分连接的柱状部、实现各片材中的各个电路部之间的绝缘的绝缘体、与芯材一并使磁通量增加的配置于电感器周围的绝缘体、以及其周围的保护材料部分。预先制作多个具有该构成的片材，通过将各个片材中的电路部的端部与柱状部的端部分别连续地连接地叠层，形成图3中所示的电感器主体。
(电子部件制造用的片材形成方法具体例)接下来，参照图5A～5C中所示的流程图，就实际上采用本发明形成图4A和4B中所示的片材L4之际的工序进行说明。再者，流程图中所示的各图，如图1或图2中所示，示出各工序中的片材的剖面。也就是说，就沿图4A和4B中的线I-I截片材L4之际的剖面的各个形状的变化示于图5A，就线II-II处的剖面的各个形状的变化示于图5B，此外就线III-III处的剖面的各个形状的变化示于图5C。此外，关于与在前述图1或图2中所示的实施例中的构成同样的构成，用同一标号。
首先，在施行了导电处理的支持体1的表面之上，通过电沉积处理形成由正抗蚀剂构成的层3，得到步骤101的状态的片材。接着，进行经由未图示的第1掩模的紫外线等的正抗蚀剂层3的曝光处理，和显影液的显影处理。第1掩模具有对对应于图4A和4B中的低介电率材料部分B的区域进行曝光的形状。
通过该处理，在正抗蚀剂层处仅曝光了的部分被去除，在支持体1之上形成未曝光的正抗蚀剂层3与第1空间部分5(步骤102)。对第1空间部分5，通过电沉积处理，形成由低介电率材料构成的部分7(步骤103)。再者，低介电率材料部分7的形成厚度与正抗蚀剂层3的厚度大致一致。该低介电率材料部分7对应于片材L4中的低介电率材料部分B。
低介电率材料部分7形成后，对未曝光的正抗蚀剂层3，进行经由未图示的第2掩模的曝光处理和显影液的显影处理。第2掩模具有使对应于图4A和4B中的高导磁率材料部分C1和C2的区域曝光的形状。通过该处理，进行正抗蚀剂层3处的曝光部分的去除，进而形成第2空间部分9(步骤104)。
对第2空间部分9，通过电沉积处理，形成由高导磁率材料构成的部分11(步骤105)。再者，高导磁率材料部分11的形成厚度也是，与正抗蚀剂层3的厚度大致一致。剖面II-II处的中央部的高导磁率部分11对应于成为片材L4中的芯材的部分C1，其他高导磁率材料部分11对应于片材L4中的电感器等的外周的部分C2。
接着，对残余的未曝光的正抗蚀剂层3，进而，进行经由未图示的第2′掩模的曝光处理和显影液的显影处理。第2′掩模，具有使对应于图4A中的低导磁率材料部分D的区域曝光的形状。通过该处理，进行正抗蚀剂层3处的曝光的部分的去除，进而形成第2′空间部分12(步骤106)。对第2′空间部分12，通过电沉积处理，形成低导磁率材料部分14(步骤107)。再者，使低导磁率材料部分14的形成厚度与正抗蚀剂层3的厚度大致一致。低导磁率材料部分14，在片材L4中，对应于图4A中的低导磁率材料部分D，和位于其上面的图4B中的低导磁率材料部分D。
进而，对残存的未曝光的正抗蚀剂层3，进而，进行经由未图示的第3掩模的曝光处理和显影液的显影处理。第3掩模具有使对应于图4A中的导电体部分A1的区域曝光的形状。通过该处理，进行正抗蚀剂层3处的曝光部分的去除，进而形成第3空间部分13(步骤108)。
对第3空间部分13，通过电沉积处理，形成由第1导电体构成的部分15。再者，在本实施例中，在第1导电体部分15的形成时，其形成厚度，取为比正抗蚀剂层3的厚度要薄，使在第1导电体部分15的上部残存第3空间部分13(步骤109)。第1导电体部分对应于片材L4中的导电体部分A1。
对此一第3空间部分13的残存部分，通过电沉积处理，再次形成由正抗蚀剂构成的第2层17(步骤110)。此时，第2正抗蚀剂层17最好是形成为，其最表面与正抗蚀剂层3、低介电率材料部分7等的表面大致一致。对第2正抗蚀剂层17进行经由未图示的第4掩模的曝光处理和显影液的显影处理。第4掩模具有使对应于图4B中的低导磁率材料部分D的区域曝光的形状。通过该处理，进行第2正抗蚀剂层17处的曝光部分的去除，形成第4空间部分19(步骤111)。
对第4空间部分19，通过电沉积处理，形成由低导磁率材料构成的部分21(步骤112)。再者，在本实施例中，低导磁率材料部分21形成为，其最表面与正抗蚀剂层3、低介电率材料部分7等的表面大致一致。低导磁率材料部分21在片材L4中对应于图4B中的低导磁率材料部分D。然后，进行对残存的第2正抗蚀剂层17的曝光处理和显影液的显影处理。通过该处理，进行残存的第2正抗蚀剂层17的去除，形成第5空间部分23(步骤113)。
对第5空间部分23，通过电沉积处理，形成由第2导电体构成的部分25。再者，在本实施例中，第2导电体部分25形成到，其最表面与正抗蚀剂层3、低介电率材料部分7等的表面大致一致。此外，在本实施例中，构成第1导电体部分15的材料，与构成第2导电体部分25的材料取为相同。通过从经过以上的工序所得到的片材剥离支持体1和去除残存的正抗蚀剂层3，可以得到实际上成为形成电子部件之际的原材料的片材L4。通过得到以上的构成，可以提供具有比现有技术的叠层陶瓷电感器更加优良的特性的电感器。
根据本发明，则在同一片材内可以形成不同的各种材料。因而，可以构成图3中所示的那种电感器，可以进一步降低寄生电容、交调失真等，可以进行实现更加小型化且高集成化的叠层型的电子部件的制造。此外，虽然图中没有明示，但是通过用根据本发明的片材，在电感器形成时可以将把电感器主体端部连接到外部端子的布线等的配置任意配置地引绕。
因而，谋求这些布线部的配置合理化也变得容易。也就是说，通过用根据本发明的构成的片材可以得到a)可以提高电路设计的自由度而更加高集成化，b)在复合电路部件形成之际也是，即使是制造具有同等的特性的电子部件的场合宁可减少叠层层数而可以谋求作为电子部件的小型化，进而，c)随着层数的减少可以得到层间的布线的连接减少，可靠性提高，进而可以预计直到电子部件完成的工序数的缩短，这样的效果。
再者，虽然前面关于根据本发明的片材就其形成方法进行了描述，但是关于这里所描述的支持体等，对于各种材料未特别限定。作为支持体可以使用不锈钢类薄板、表面上进行了导电处理的PET膜、表面上进行了导电处理的玻璃基板等的种种的材料。此外，虽然在支持体表面上有时施行脱模用的处理，但是作为该处理，有Ni-PTEF(镍-聚四氟乙烯)、不锈钢粉末与聚四氟乙烯树脂或硅树脂等的混合复合被膜的表面形成等。
此外，作为形成导电体部的电沉积工序中用的金属粉可以使用Ag、Cu、Ni等的粉体。关于正抗蚀剂，虽然在本实施例中未特别预定，但是最好是考虑其黏性、感光性等，也包括导电体、绝缘对等材料的选择，从种种的材料中适当选择。此外，在上述片材形成方法中，就导电体部分的形成而言也是，通过电沉积形成。但是，在没有形成更多的材料的必要时，也可以取为通过作为电沉积技术之一的镀敷来形成此一导电体部分，导电体部分基本仅由金属来构成。
此外，根据本发明的片材中的各部分和正抗蚀剂，分别用电沉积技术进行其形成工序。但是，本发明不限于此，可以用糊剂的涂敷等的通常的成膜中所用的种种方法。但是，如上所述，关于导电体部分的形成，从使导电性更高的观点出发，也可以认为通过镀敷技术为最好，可以认为最好是通过镀敷等进行导电体部的形成地实现其制造工序。
此外，虽然根据本发明的片材形成方法是通过用正抗蚀剂而得到上述种种效果，但是本发明的内容不限定于上述实施例。例如，在元件形成中，对图形精度不那么要求的部分，也可以取为部分地采用利用与现有技术同样的负抗蚀剂的图形形成等，一并采用正抗蚀剂与负抗蚀剂。
根据本发明的片材形成方法，也就是，对正抗蚀剂层，通过反复实施曝光、显影和对通过显影所得到的图形空间的电沉积形成预期的材料的各种处理的方法，可以得到把在XY方向上由大于等于三种，此外在Z方向上由多种不同材质构成的部分，高精度地配置于其内部的片材。此外，通过对由正抗蚀剂单体构成的层施行曝光和显影处理而形成图形空间，可以得到图形的厚度与其宽度之比，所谓纵横比大于等于1、1.0～1.5，也就是与现有技术相比大约1.5～3.0倍的图形。
此外，根据本发明，因为可以以高精度和高的位置精度等形成各种图形，所以可以得到a)电路设计的自由度提高，可以更加高集成化，b)通过对一层片材的电路的高集成化而可以实现叠层总数的降低，可以实现作为电子部件的小型化，c)伴随叠层数的现象而各层间的连接部位减少，可以实现可靠性的提高或工序的缩短，d)可以在更适当的位置上形成各种材料，可以实现作为叠层型电子部件的性能提高，以及e)通过这些效果的叠加而可以提高电子部件的制造工序中的性能价格比，这样的效果。
此外，进而，因为可以得到尺寸精度等较高的片材，所以还可以得到f)各片材中的层间连接构件间的位置精度也提高，连接可靠性提高，g)可以使层间连接构件的形状更小而使其最佳化，可以使其更加高集成化，以及h)可以在具有厚度的片材中内置层间连接构件，与考虑关于层间连接构件的部分的强度的现有技术的设计等相比，其自由度提高，进而通过处理稳定而可以进一步提高叠层精度，等效果。
此外，因为通过电沉积等处理仅在必要部分进行层形成，所以没有材料的浪费，可以谋求制造成本的降低。进而，因为形成各种片材后，叠层这些而得到电子部件，所以可以根据对电子部件所要求的特性，变更叠层的片材的种类或叠层形式等。因而，通过用根据本发明的片材，也能够适应多品种小批量生产的电子部件的制造工序的实现是容易的。
再者，用由具有预期的电特性的粉末与有机类粘合剂构成的，所谓负抗蚀剂构成的浆料，进行此一图形形成与电沉积处理的现有技术，所得到的图形精度与本发明相比差远了。但是，根据制品的要求精度，例如电特性的偏差的许用值，通过部分地用根据本发明的用正抗蚀剂的工序，也可以部分地得到上述的效果。
权利要求
1.一种片材形成方法，该片材在形成叠层型电子部件时用作为其各个层，该方法的特征在于，包括在支持体上，使由显影液去除曝光了的部分的感光性物质以预定厚度附着的工序，对前述感光性物质施行用来形成预定的图形的曝光处理，施行用前述显影液对前述曝光处理了的图形进行显影去除的处理，施行对去除了前述感光性物质的部分使具有预期的电特性的物质附着的处理，在前述支持体上形成前述片材或前述片材的一部分的工序，以及从前述片材去除前述支持体的工序。
2.如权利要求1所述的片材形成方法，其特征在于，多次反复进行由前述曝光处理、显影处理和附着处理组成的工序。
3.如权利要求1所述的片材形成方法，其特征在于，在由前述曝光处理、显影处理和附着处理组成的工序中，包括代替前述具有预期的电特性的物质，使前述感光性物质附着的处理。
4.如权利要求1所述的片材形成方法，其特征在于，还包括用显影液去除未曝光的部分的，使具有预期的电特性的感光性物质附着的工序，和由对前述具有预期的电特性的感光性物质进行曝光和显影而形成再一种图形空间的处理，与在前述图形空间上使具有预期的电特性的物质或进一步具有感光性的物质附着的处理组成的工序。
5.一种片材，其在形成叠层型的电子部件时用作为其各个层，其特征在于，具备至少三种具有各不相同的物性的部分，在形成前述部分时，进行用显影液去除曝光了的部分的感光性物质的附着处理，前述感光性物质的曝光处理，前述感光性物质的显影处理，以及向通过前述显影处理所得到的空间部的前述部分的至少一个的附着形成处理，前述部分内，厚度最厚的部分处的厚度与宽度之比为大于等于1。
6.如权利要求5所述的片材，其特征在于，在前述片材延伸的平面方向上，分别形成有前述具有不同的物性的部分。
7.如权利要求5所述的片材，其特征在于，在前述片材的厚度方向上，形成有前述具有不同的物性的部分。
8.一种片材，其在形成叠层型的电子部件时用作为其各个层，其特征在于，具有具有第1厚度，且在第1区域上所形成的导电性的内部电极，具有第2厚度，且在前述第1区域之上的比前述第1区域小的第2区域上所形成的导电性的柱状部，以及包括前述内部电极和前述柱状部的绝缘性物质，至少前述柱状部通过下述工序来形成，该工序包括利用显影液去除感光了的部分的感光性物质的附着处理、前述感光性物质的曝光处理、前述感光性物质的显影处理、以及向通过前述显影处理所得到的空间部的导电性的物质的附着处理，前述内部电极和前述柱状部内的至少一方的形成厚度与其宽度的比率为大于等于1。
全文摘要
本发明涉及叠层型的电子部件，目的在于提供一种有利于其高集成化、小型化、高可靠性化等的片材的制造方法和片材。为了实现该目的，在根据本发明的制造方法中，在支持体上形成由正抗蚀剂构成的层，反复施行对该层曝光、显影以及对所得到的图形空间的具有预期的电特性的物质的附着的各处理，然后去除支持体。通过该方法，提供图形中的纵横比大于等于1的由大于等于三种的具有不同的物性的部分构成的片材。
文档编号H05K3/46GK1791951SQ20048001333
公开日2006年6月21日 申请日期2004年4月14日 优先权日2003年4月15日
发明者吉田政幸, 青木俊二, 须藤纯一, 渡边源一 申请人:Tdk株式会社