专利名称：半导体晶体成长方法和半导体发光元件的利记博彩app
技术领域：
本发明涉及在底衬底上使与该底衬底不同的半导体物质结晶成长而得到半导体晶体的“半导体晶体成长方法”。
背景技术：
一般知道如图4所例示，在硅衬底上使氮化镓(GaN)晶体成长、然后，冷却到常温时，在GaN成长层上产生很多转位和裂纹。
这样，当在成长层上产生很多转位和裂纹时，在其上制作器件时，结果是在器件上产生很多晶格缺陷和转位、变形、裂纹等，成为引起器件特性恶化的原因。
而且除去硅(Si)衬底只留成长层、想得到独立的衬底时，由所述转位和裂纹等的作用而难于得到大面积(1cm2以上)的产品。
因此，此前例如在通过这种所谓异质外延成长作为得到高质量半导体晶体的方法而采取了如下的措施。
(现有方法1)把低温堆积缓冲层在衬底上成膜。例如使AlGaN、AlN、GaN、或AlGaInN等III族氮化物化合物半导体在低温下堆积，是把根据晶格常数差的内部应力缓和的所谓缓冲层成膜的方法。
(现有方法2)在作为目的的半导体晶体上把晶格常数相近的材料选作晶体成长衬底的材料。例如，把单晶氮化镓(GaN)作为目的半导体晶体时等，把碳化硅(SiC)选作晶体成长衬底材料。
发明的公开但即使使用缓冲层也不能充分缓和目的半导体晶体与衬底之间产生的应力。即，所述这种缓冲层只能缓和应力的一部分，例如，使氮化镓(GaN)在蓝宝石衬底上晶体成长时等，即使使用了GaN低温堆积缓冲层，在目的半导体晶体(氮化镓层)上也产生相当数量的缺陷。
在目的半导体晶体上使用具有相近晶格常数的衬底时，即使能缓和由晶格常数差引起的应力，也难于缓和根据热膨胀系数差的应力，在晶体成长后的降温时等，在目的半导体晶体(氮化镓层)上也产生相当数量的缺陷。
而且，还产生裂纹，难于得到独立的大面积半导体晶体。
本发明是为解决所述课题而开发的，其目的在于得到没有裂纹、转位密度低的高质量的半导体晶体。
为解决所述课题，下面的方法是有效的。
即，第一方法是，在与该底衬底不同的半导体物质晶体成长的半导体晶体成长顺序中，在开始晶体成长前，把离子从底衬底的晶体成长面注入底衬底上。
第二方法是，在所述第一方法的所述晶体成长后，通过把底衬底升温或降温，使底衬底的一部分或全部断裂。
第三方法是，在所述第一方法或第二方法中，在距晶体成长面20μm以内的深度注入离子。
第四方法是，在所述第一到第三的任一方法中，使用氢离子(H+)或氦离子(He+)作为注入的离子。
第五方法是，在所述第一到第四的任一方法中，把对晶体成长面的每单位面积的离子注入量定为“1×1015[/cm2]～1×1020[/cm2]”。
第六方法是，在所述第一到第五的任一方法中，选择硅(Si)、蓝宝石(Al2O3)、碳化硅(SiC)、砷化镓(GaAs)、氧化锌(ZnO)、氧化镓钕(NdGaO3)、氧化镓锂(LiGaO2)或氧化铝镁(MgAl2O4)作为所述底衬底的材料。
第七方法是，在所述第一到第六的任一方法中，把所述半导体物质定为III族氮化物系化合物半导体。
但，这里所说的“III族氮化物系化合物半导体”，一般包括二元、三元或四元用通式“AlxGayIn(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1))表示的任意混晶比的半导体，而且，添加了几乎不能左右这些组成比x、y等程度的微量或少量p型或n型杂质的半导体，也包括在本说明书“III族氮化物系化合物半导体”的范畴内。
因此，例如是二元系或三元系的“III族氮化物系化合物半导体”时，AlN、GaN、InN和/或任意或适当混晶比的AlGaN、AlInN、GaInN等就不用说了，就连添加了几乎不能左右这些各种半导体组成比程度的微量或少量p型或n型杂质的半导体也包括在本说明书的“III族氮化物系化合物半导体”内。
而且，把所述III族元素(Al、Ga、In)内的一部分用硼(B)或铊(Tl)等置换，或把氮(N)的一部分用磷(P)或砷(As)、锑(Sb)、铋(Bi)等置换的半导体等也包括在本说明书“III族氮化物系化合物半导体”的范畴内。
作为所述P型杂质，例如可添加镁(Mg)和/或钙(Ca)等。
作为所述n型杂质，例如可添加硅(Si)或硫(S)、硒(Se)、碲(Te)或锗(Ge)等。
这些杂质既可同时添加两种元素以上，也可同时添加两型(P型和n型)第八方法是，在所述第一到第七的任一方法中，在注入离子后晶体成长开始前，把底衬底进行热处理。
第九方法是，在半导体发光元件中，把用所述第一到第八的任一方法制造的半导体晶体至少作为晶体成长衬底预备。
第十方法是，通过把所述第一到第八的任一方法制造的半导体晶体至少用作晶体成长衬底的晶体成长，制造目的半导体发光元件。
通过以上方法能解决所述课题。
在注入离子的底衬底表面(离子注入面)整个面上，把离子的加速电压定为同一水平，该加速电压保持一定时间时，距注入离子的底衬底表面(离子注入面)的深度也大致被维持固定。即，按照此法注入离子，离子密度达到最高的深度(最大密度的深度h)与所述加速电压大致成比例，该离子注入面的整个面变得大致一样。以下，把“最大密度的深度h”近旁的离子密度局部变高的层称为“离子注入层”。
另外，注入底衬底中的离子，例如在升温过程中产生膨胀或气化等主要物理状态的变化。而且，发现这些状态变化是比底衬底的热膨胀等状态变化还格外地大的状态变化。
因此，把注入了离子的所述底衬底作为晶体成长衬底使用时，在晶体成长温度和升降温过程等中，底衬底以所述离子注入层为界发生部分断裂。这些底衬底最终分离成离子注入面一侧的薄膜部和原来的主要部分。
然而，在该薄膜部上成长的目的半导体晶体上，衬底(薄膜部)被非常薄地部分地分离，所以，根据晶格常数差的应力几乎不起作用。因此，目的半导体晶体其结晶性比现有的优良。
另外，在晶体成长后的降温过程中，由于衬底(薄膜部)被非常薄地部分地分离，所以，通过根据该薄膜部上成长的目的半导体晶体和底衬底的热膨胀系数差的应力，在降温过程较初期，就以离子注入层为界，分离成离子注入面侧的薄膜部和原来的主要部分。因此，这以后，薄膜部和在该薄膜部上成长的目的半导体晶体，根据热膨胀系数差的应力几乎不起作用。
通过这些作用，使用本发明的方法能得到没有裂纹、转位密度低的高质量的半导体晶体。
注入离子的深度(最大密度的深度h)，最好比目的半导体晶体的厚度薄，作为一般性的绝对目标，优选20μm以内。当该厚度过厚时，所述应力不被充分缓和。
作为所述底衬底的材料，众所周知的晶体成长衬底的材料是有效的，例如把硅(Si)、蓝宝石(Al2O3)、碳化硅(SiC)、砷化镓(GaAs)、氧化锌(ZnO)、氧化镓钕(NdGaO3)、氧化镓锂(LiGaO2)或氧化铝镁(MgAl2O4)等用作晶体成长衬底(所述的底衬底)进行晶体成长，就能得到所述的作用·效果。
图1是本发明实施例涉及的半导体的模式剖面图；图2是注入离子数(密度)对离子注入深度的关系图；图3是离子注入深度(最大密度的深度h)对离子注入能量的关系图；图4是现有的半导体晶体的晶体成长状态的模式剖面图。
用于实施本发明的最佳方式下面根据具体实施例说明本发明。但本发明又不限定于下面所示的实施例。另外，在发明公开栏中所述的事项也是实施本发明的最佳方式。
(1)离子注入衬底(底衬底)的制作在Si(III)衬底(底衬底)上，大致常温下，把氢离子(H+)以1×1016/cm2的剂量(ド一ズ)，用加速电压10keV的能量注入(图1(a))。
图2是注入离子数(密度)对这时离子注入深度的关系图。如从本图2可知，通过该离子注入，在距表面(离子注入面)深度100nm左右的地方，形成离子密度局部高的离子注入层。
(2)GaN/Si晶体成长然后，用有机金属化合物气相成长法(MOVPE法)实施下面的晶体成长即，首先在所述Si衬底(底衬底)10的离子注入面上，用约1100℃使由AlGaN构成的缓冲层20成长约300nm，然后在其上，用约1050℃使目的半导体晶体的氮化镓(GaN)层30成长约200μm(图1(b))。在该晶体成长前的升温过程中，所述Si衬底10以位于距其表面(离子注入面)h＝100nm左右的所述离子注入层为界部分发生断裂，最终在成长后的降温过程中，分离成膜厚约100nm的薄膜部11与Si衬底10的主要部分。
通过以上的半导体晶体制造方法，能得到结晶性比现在的优良、没有裂纹的氮化镓(GaN)单晶。
因此，把这种优质单晶例如作为晶体成长衬底等的半导体发光元件的一部分使用时，可以容易地制造出发光效率高、或驱动电压比现有的被抑制的、高质量的半导体发光元件和半导体受光元件半导体制品。
另外，使用这种优质单晶时，不仅光学元件，就连耐压性高的半导体功率元件和在高频率工作的半导体高频率元件等所谓半导体电子元件制造也变得可能或容易。
下面举出独立于上述实施例的本发明实施方案可能变形的范围。
但是，这些变形对所述实施例也分别能适用。
例如，所述实施例中使用有机金属化合物气相成长法(MOVPE法)，但本发明的晶体成长通过氢化物气相成长法(HVPE法)等也能实施。
用(He+)替代氢离子(H+)也能得到与所述实施例大致同样的作用·效果氢离子的剂量也依赖于底衬底的材质等，但在约1×1015[/cm2]～1×1020[/cm2]的范围内是有效的，在该条件下能得到与所述大致同样的作用·效果。更优选的是，氢离子的剂量在3×1015[/cm2]～1×1017[/cm2]左右为好，尤其优选的是在8×1015[/cm2]～2×1016[/cm2]左右为好。当剂量选择成适当的量时，也能把底衬底的薄膜部与主要部在晶体成长过程中分离。
当该值过小时，从底衬底可靠地分离薄膜部分变困难。当该值过大时，对薄膜部分损害变大，使薄膜部从底衬底以大致一样的厚度、美丽连接的形状加以分离变得困难。
把入射能量作为可变，控制从底衬底分离的薄膜部分的厚度也是可能的。图3示出离子注入深度(最大密度的深度h)对离子注入能量的测量结果。例如，这种离子注入深度(最大密度的深度h)与离子注入能量大致成比例，所以，通过调整入射能量(加速电压)可适当控制薄膜部分的厚度。
另外，通过在离子注入后晶体成长开始前进行热处理，预先在离子注入层中形成部分断裂部位(空隙)，同时，通过离子照射，能使受到损害的底衬底离子注入部的结晶性恢复。这样能提高在其上成长的半导体的结晶性薄膜部分的厚度优选20μm以下。该厚度越薄，对目的半导体晶体的拉伸应力就越缓和，转位和裂纹的发生密度越减少。因此，更优选的是薄膜部分的厚度在2μm以下为好，尤其优选的是在200nm以下为好。为实现这些值，根据所述的图3等，调整离子注入能量(加速电压)即可，以使注入离子数的峰值成为该程度的深度。
但是，当离子注入层的厚度变厚时，薄膜部分的厚度就难于控制，所以，对离子注入层的厚度等也要注意。
离子注入层的厚度不能严密定义，但例如，对图2注入离子数峰值的半值宽度可以作为一个标准。所述薄膜部分的厚度，是把该离子注入层的厚度做得越薄就越容易控制。
因此，把离子注入能量(加速电压)极力保持在一定值等方法，对正确控制薄膜部分的厚度是有效的。
相对来说，使晶体成长的目的半导体晶体的厚度，制成与薄膜部的厚度大致同等以上是优选的。通过这种设定，对所希望的半导体晶体的应力缓和变得容易，能把转位和裂纹的发生比现有的得到大幅度地抑制。该应力缓和的效果是，目的半导体晶体相对厚度越大就越好。该应力缓和的效果虽依赖于薄膜部分的厚度，但薄膜部分的厚度在20μm以下时，则在约50～200μm左右大致饱和。
本发明对底衬底和目的半导体晶体的种类(材质)没有特别的限制，包括所述底衬底和半导体晶体各材料之间的任意组合，可以适用于众所周知的或任意种类的异质外延成长。
在表示本发明之际，作为最实用的理想的例子，可用上述实施例，但本发明不仅限定于所述的实施例，而是包括本发明范围内的其他变形例和应用例。
权利要求
1.一种半导体晶体成长方法，该法是在底衬底上使与所述底衬底不同的半导体物质晶体成长的半导体晶体成长方法，其特征在于，在开始所述晶体成长前，把离子从所述底衬底的晶体成长面注入。
2.如权利要求1所述的半导体晶体成长方法，其特征在于，在所述晶体成长后，通过把所述底衬底升温或降温，使所述底衬底的一部分或全部断裂。
3.如权利要求1或权利要求2所述的半导体晶体成长方法，其特征在于，在距所述晶体成长面20μm以内的深度注入所述离子。
4.如权利要求1到权利要求3的任一项所述的半导体晶体成长方法，其特征在于，所述离子是氢离子(H+)或氦离子(He+)。
5.如权利要求1到权利要求4的任一项所述的半导体晶体成长方法，其特征在于，把对所述晶体成长面每单位面积的所述离子的注入量定为1×1015[/cm2]以上～1×1020[/cm2]以下。
6.如权利要求1到权利要求5的任一项所述的半导体晶体成长方法，其特征在于，所述底衬底采用硅(Si)、蓝宝石(Al2O3)、碳化硅(SiC)、砷化镓(GaAs)、氧化锌(ZnO)、氧化镓钕(NdGaO3)、氧化镓锂(LiGaO2)或氧化铝镁(MgAl2O4)。
7.如权利要求1到权利要求6的任一项所述的半导体晶体成长方法，其特征在于，把所述半导体物质规定为III族氮化物系化合物半导体。
8.如权利要求1到权利要求7的任一项所述的半导体晶体成长方法，其特征在于，在所述离子注入后，在所述晶体成长开始前，把所述底衬底的所述晶体成长面进行热处理。
9.一种半导体发光元件，其特征在于，至少作为晶体成长衬底，具有使用权利要求1到权利要求8的任一项所述的制造方法制造的所述半导体晶体。
10.一种半导体发光元件，其特征在于，通过至少把使用权利要求1到权利要求8的任一项所述的制造方法制造的所述半导体晶体用作晶体成长衬底的晶体成长来制造。
全文摘要
一种半导体晶体成长方法及半导体发光元件，该法是在底衬底上使与所述底衬底不同的半导体物质结晶成长的半导体晶体成长方法，其特征在于，在开始所述晶体成长前，把离子从所述底衬底的晶体成长面注入。所述半导体发光元件的特征在于，至少作为晶体成长衬底，具有使用上述晶体成长方法制造的半导体晶体。在所述晶体成长过程中，底衬底以离子注入层为界破断，并最终分离为薄膜部分和主要部分。本发明的半导体晶体制造方法，能得到比现有技术结晶性优良、裂纹少的氮化镓单晶。
文档编号C30B25/02GK1491299SQ02804627
公开日2004年4月21日 申请日期2002年2月12日 优先权日2001年2月14日
发明者永井诚二, 义, 冨田一义, 宏, 色川芳宏, 加地彻 申请人:丰田合成株式会社