专利名称：用于互连电路板上多个器件的一种方法和装置的利记博彩app
背景组件布线是指信号线从一个集成电路板的焊盘到元件管脚的布线。管脚是互连节点，其将信号从元件传送到电路板迹线并且可以采用任何多种的公知或另外可用的形式(例如，管脚、焊球、焊柱等)。电路板迹线是信号线，因为它们通过一个或更多的电路板层被布线，而且对一特定的总线的总线长度是组成总线的迹线的长度。如此处所谈到，短线偏移是总线上到一单个电路板迹线的两个接点之间的距离，并且芯片偏移是在电路板平面上安装在电路板上的两个器件的中点之间的水平距离。
一个典型的电路板可能在电路板内具有多层迹线，以便于传送来自安装在电路板两个面上的元件的信号。因此，迹线布线是一个复杂的三维问题，这一问题可能被大量密布的现代化元件进一步复杂化。此外，一些系统可能有设计具体限制，如最大迹线长度、或迹线长度之间一定程度的一致性要求。
一种现有技术的多负载总线拓扑将器件附着在一根总线上，该总线被安排在电路板的一个单面上的一根直线上。当另外的器件被增添时，这样的总线必定变得更长。在某一点，总线可能太长以致于信号无法在与适当的总线操作关联的预先确定的时间周期内在元件之间传播。例如，在元件之间采用共用总线时钟工作的一个系统中，总线可能太长以致于信号无法在共用时钟周期内从端到端传播。在这样的情况下，为了提供在更高的共用时钟频率下的工作，可能要求允许缩短总线的技术。
一种缩短总线总长的现有技术工艺如
图1a所示。这一现有技术工艺涉及以重叠方式在电路板相反面上安装器件。在图1a中，器件155被安装在电路板150的第一面上，而且器件160被安装在电路板150的第二面上。典型地是，许多需要被连接的管脚没有被对准。在管脚被对准(例如，管脚157和161)的情况下，可以利用通孔通路162在一个信号连接点165将两个通路连接到信号线164。虽然如此，当涉及高频信号传输时，在单连接点165连接两个短线可能不利地降低信号质量。
关于未对准的管脚，昂贵的部分通路技术(例如盲通路和嵌入通路)可能被需要，以便实现适当的连接。例如为了将分别来自器件155和器件160的管脚162连接到单线170上，分别采用部分通路166和部分通路174。显著地是，连接点172和176被隔开，这样短线没有连接在单点上；但是，器件155和160完全重叠的性质(即彼此直接在上面/在下面)不能保证在管脚之间维持一个最小的短线偏移。因此，这一现有技术方法的缺点可能包括昂贵通路的采用及/或无保证最小短线偏移的能力。
允许在电路板相反面上安装重叠元件的另一现有工艺如图1b所示(也参见，例如美国专利号5,502,621)。这一工艺也涉及在印刷电路板105的第一面上安装器件110并在印刷电路板105的第二面上安装器件135；但是，器件135在关于器件110的镜像位置上具有对应的管脚位置。对应的管脚是在系统中被连接到一起的那些管脚，如数据总线管脚(例如，器件1的D1被连接到器件2、3等的D1上)、地址总线管脚、或某些控制管脚。
由于镜像管脚位置，所以可能获得简化的信号布线，因为来自器件110和器件135的众多对应的管脚是直接彼此相对的。例如，管脚115和管脚130可以被连接到一起并且通过单通孔通路120在单连接点125被连接到信号线140上。然而，这个技术要求设计出一种具有多个管脚布置(标准和镜像)的特别器件，因此增加了器件制造和保存库存的成本。此外，连接器件110和135的两个短线终止在单连接点125上，这可能不合意地降低信号的质量。
因此，需要继续研制低成本且/或高速度的电路板，这样的电路板能维持适当的信号电平质量。
概要互连电路板上多个器件的一种方法和装置被公开。一种被公开的电路板在第一表面具有第一附着区域，其用于将来自第一器件的第一组管脚连接到一组信号线。在第二表面上的第二附着区域用于将来自第二器件的第二组管脚连接到所述信号线组。第二附着区域相对于第一附着区域主要地不相重叠。
图1b举例说明一种具有完全重叠器件的、具有镜像管脚位置的现有技术电路板。
图2a举例说明具有非重叠器件的电路板的一种实施方案，所述非重叠器件被安装在电路板的相反面上。
图2b为图2a中的电路板的顶视图。
图3举例说明对于一种实施方案，在总线上所有接收器中的最差情况下可得到的信号振幅图。
图4a举例说明一种电路板的实施方案，该电路板具有主要非重叠器件，这些非重叠器件被安装在该电路板的相反面上。
图4b是图4a中的电路板的顶视图。
图5举例说明一种具有附着的器件的电路板的实施方案，这些器件具有依据管脚类型被分隔区域的管脚。
图6举例说明另一种具有附着的器件的电路板的实施方案，这些器件具有依据管脚类型被分隔区域的管脚。
详细说明下述说明提供了在电路板上用于互连多个器件的一种方法和装置。在下述说明中，众多具体的细节，如器件类型、管脚结构、组装技术和逻辑分区/集成选择被加以阐明，以便于提供对本发明更透彻的理解。但是，本领域普通技术人员应意识到本发明无需这样的具体细节便可能被实践。
本发明的一些实施方案并不仅仅是连续地群集元件以及缩短信号管脚之间的距离，而是通过交错排列在电路板相反面上的元件，允许一种经济的、高速度的电路板设计。在一些实施方案中，通过在到每个信号迹线的短线接点之间提供至少若干最小短线偏移，在电路板相反面上交错排列器件事实上增强了信号的质量。此外，至少使部分器件非重叠的器件交错排列允许在一些实施方案中采用通孔通路，因此提供出一种较经济的电路板设计。此外，在一些实施方案中，对于特定的一组信号，信号可以依据其类型被分组，以便于维持更佳的信号质量。
图2a举例说明电路板200的一种实施方案，该电路板具有被安装在其两个面上的器件，且该电路板采用通孔通路将器件上的管脚连接到电路板200的迹线上。再一次，“管脚”可能是管脚、焊球、焊柱或任何其它公知的或可得到的用于信号从器件到电路板的互连机构或结构。布满管脚的器件区域可以被称为附着区域，而且电路板具有一个与器件附着区域对接的相对应的附着区域。
器件205、器件210和器件215被安装在电路板200的第一表面。器件220和225被安装在电路板200的第二表面。在这一实施方案中，在电路板200相反面上的器件是非重叠的。换句话说，如果在电路板200相反面上的附着区域在同一平面上，则它们将不重叠。因此，器件205的附着区域的一个边缘与器件220的附着区域相邻，但处在电路板220的相反面上。显著地，在一些实施方案中，封装的部分或这些器件的散热机构可能向外延伸超出附着区域，因此可能产生重叠，即使附着区域不重叠。在存在较大封装和/或散热机构的地方，在电路板相反面上交错排列器件可能有利地允许更高密度的元件安置。
以这种方式交错排列器件也允许通孔通路被方便地采用。如图2a所举例说明，每个器件可能采用通孔通路以便于连接到电路板200的信号迹线上，而与其它器件的通路不冲突。如果采用简单的通孔通路技术，而不是复杂的部分通路、盲通路和/或嵌入通路，则该通孔通路的采用可能是有利的，因为较经济的电路可能被生产。
在通路密度是设计电路板时的限制因素的情况下，这种交错排列布置可能帮助降低短线的长度。短线的长度是从器件的一个内部连接点，如一个集成电路板的接合焊点至到电路板总线上的连接点之间的距离。该短线可能包括封装布线的各个部分以及到达最终的总线迹线前在电路板内的布线。在一个多负载、高频的信号环境下，过长的短线典型地导致差的信号质量。
在通路密度是一个限制因素的情况下，具有堆叠器件(即器件直接彼此在上面/在下面)的通孔通路的采用可能需要扩大电路板内通路的区域。例如，如果直接处在每个器件下面的通路区域完全被该器件上的管脚所需要的通孔通路所填满，则直接在该器件对面安装另一个器件将需要把全部通路区域面积增加，增加量为所添加器件的表面面积。换句话说，如果采用通孔通路将该相同的元件背靠背地安装，而此处来自一个器件的通路已经将区域占据达到了最大通路密度，则两台背靠背器件的通路所需要的表面面积将加倍。由于这一表面面积的增加，平均起来，到达总线迹线的短线长度可能预计增加到2的平方根倍。因此，通过交错排列器件以避免这种背靠背的安排可能有助于限制短线长度。
此外，在图2a和2b中举例说明的实施方案可能有利地确保最小的短线偏移被维持，这意味着在总线上到迹线的连接点之间至少存在一个最小距离。维持一个最小短线偏移是另一项技术，其可以帮助改善在高速度的信号传输环境下的信号质量。如果来自驱动信号线的多个器件的短线在同一点连接到信号线或者在彼此相距很小的距离处连接到信号线(即，如果它们有非常小的或没有短线偏移)，则当这些器件驱动总线时，则容易存在更多的反射。在现有技术中，增加器件密度的努力往往导致短线偏移的降低或消除。
图3针对一种实施方案举例说明改变芯片偏移距离对信号质量的影响。改变芯片偏移通常导致每个迹线短线偏移的改变。图3描述了在相关总线上所有的接收器中的最差情况下可得到的信号振幅(例如以毫伏计量)。在接收器上的较大信号振幅转化为较好的信号质量，因为当存在一个较大的信号时，在接收器处的噪声可以更容易地被抑制。因而，通常较大的芯片偏移在高速度的信号传输环境中转化为较好的信号质量。
此外，图3表明一个用于利用至少一些共用时钟信号的系统的共用时钟限制310。一个共用时钟系统包括一些信号，这些信号根据电路板上多个器件共享的共用时钟被驱动。共用时钟限制反映了这样的概念，即飞行时间从而总线长度被典型地限制在一个共用时钟系统里，这样信号可以按所需在预先确定的时钟信号的周期数(通常为一)内传播。因此，较小的芯片偏移通常允许一个较高的共用时钟频率。
在图3的示范曲线中，随着芯片偏移的增加，信号振幅通常得以改善，直到到达某一点为止。在其它的实施方案中，由于分布很大程度上由系统中的反射所决定，上述行为可能会有所不同。为了允许一个高频共用时钟，可选择芯片偏移320，其在一些实施方案中比共用时钟限制310小。为了提供余量，芯片偏移可被选择成略小于共用时钟限制距离。
在一个特定的系统中，可分析在电路板上布线的各种信号的一族相似的曲线。图3中的曲线反映出在每个芯片偏移的许多或所有信号线的集合的系统信息。换句话说，对于特定的芯片偏移距离的一组信号的最差情况信号被反映在每个偏移距离的曲线上，因此允许信号组的分析。作为另一选择方案，每个短线偏移能够被单独分析。在两者中的任一情况下，最小芯片或短线偏移距离可以作为所需要的信号质量和共用时钟信号频率的函数被调节。
在图2a和2b的实施方案中，管脚207、232、212、227和217在由短线偏移分隔的连接点被连接到信号线230上，一个短线偏移大约等于每个器件宽度的一半。另一方面，到信号线235的连接具有一个较小的最小短线偏移和较大的最大短线偏移，但是因为这个较小的距离典型地造成较大的噪声信号，它通常被视为最差的情况。通过将需要较高的信号质量或工作在较高频率的信号安排在确保较大的短线偏移(例如朝向器件的中心)的器件的区域内，可以保证最小短线偏移。作为另一选择，仅仅由于电路板(没有特殊的管脚排列)上器件交错排列的性质，足够的最小短线偏移可以被维持。
安装在所讨论的电路板上的器件可以是任何各种类型的通过基本互连(例如一个或更多总线)进行通讯的存储器器件或处理器件。例如，处理器件包括通用处理器、专用处理器、媒体处理器、图形处理器、宽带处理器、实时视频和/或音频处理器、任何上述组合，以及任何其它适当公知的或另外可得到的全部可密切合作地工作于并可受益于所公开的电路板装置的处理器。
图4a举例说明一个具有以主要地非重叠交错排列方式安装的器件的双面电路板400。尤其是，器件405和器件410被安装在电路板400的第一面上。在这个实施方案中，这些器件具有与器件同一尺寸的附着区域。在其它的实施方案中，附着区域可能比器件本身小。器件415被安装在电路板400的第二面，其具有与器件405的附着区域和器件410的附着区域两者都重叠的附着区域。
由于这一重叠，如从图4b中可以看出，一个扩展的通路区域420被形成。这一扩展的通路区域导致一些短线长度的增加，但是，它也导致器件被较紧凑地安排在一起。被较紧凑地按安排在一起的器件在一些信号是共用时钟信号的系统中可能是有利的。在这种情况下，限制总线的总长可能是重要的，以允许共用时钟在一个足够高的频率下工作。然而采用本发明的技术并不要求使器件重叠。
图5举例说明一种具有附着器件的电路板的实施方案，这些器件具有依据管脚类型被分隔区域的管脚。器件510和器件520被附着到电路板500的第一表面。器件530被附着到电路板500的第二表面。器件510包括第一类型信号的第一类型管脚节点的区域512和区域516。器件510也包括具有第二类型信号的第二类型管脚的区域514。
显著地，尽管管脚被称为具有不同的类型，但是它们物理上可能是相同的。然而，不同类型的信号可以通过这些管脚被路由。例如，区域512和516可以是共用时钟(CC)信号的区域，且区域514可以是源同步(SS)信号的区域。源同步信号是随用于在目的地捕捉信号的一个伴随时钟或选通脉冲信号被传输。同样地，源同步信号可以保证特殊的处理，因为伴随数据信号传输的时钟的波形可能对确保正确的数据被捕捉是重要的。此外，源同步信号总线可以在多个时钟边沿传送数据，因此可能比系统中的其它信号具有更高的数据传输率。作为另一选择，其它类型的信号可以基于一组信号具有更高的所要求的信号质量被分组在不同区域。例如，被预计在更高的频率下操作的信号或特别敏感的信号，如时钟或选通可以被分隔在显现出优良的信号质量特性的区域。
同样地，器件520包括具有第一类型管脚的区域522和526，以及具有第二类型管脚的区域524。器件530具有具有第一类型管脚的区域532和536及具有第二类型管脚的区域534。在区域514和534之间以及区域524和534之间保持D1的最小距离。因为这些区域本身被分隔开距离D1，因此在此实施方案中处在由距离D1分隔的区域中的管脚的最小短线偏移也是D1。
图6举例说明另一种具有依据管脚类型被分隔成区的管脚的器件的电路板的实施方案。在这种情况下，电路板600具有安装在电路板第一面上的处理器605、处理器610和控制器615。处理器620和处理器625被安装在电路板的第二面上。每个器件包括基于被传输的信号类型被分隔区域的管脚。在处理器605和620的情况下，两个处理器的共用时钟信号将源同步信号分隔。因此，通过插入非源同步信号区域，可获得所要求的短线偏移。在处理器620和处理器610的情况下，增加一个附加的偏移，因为源同步信号区域否则将相邻。此外，在处理器610和625的情况下，共用时钟信号区域足够提供源同步信号区域之间的一个偏移。
有利地是，每个处理器605、610、620和625具有相同的管脚排列。因此，所有的处理器可以是相同的部件。因为控制器615是同处理器不同的部件，所以其管脚的排列可能同处理器不同。如图例说明，控制器615可能有其位于处理器625的源同步信号和控制器的源同步信号之间的共用时钟信号，这样控制器上的共用时钟信号区域有助于将控制器615和处理器625之间为了获得所要求的短线偏移所需要的芯片偏移最小化。在这个特定的实例中，源同步和共用时钟信号区域相对于处理器的那些源同步和共用时钟信号的区域是颠倒的。
许多其它采用依据信号类型分组的管脚的实施方案是可能的。例如，信号可以按照不同的标准而不是按照是否是源同步或共用时钟信号被划分。在一些实施方案中，这种信号分组可以应用到一个单面电路板。在一些实施方案中，附着区域可以完全非重叠或仅是如前面所述的主要地非重叠。在一些情况下，可能存在管脚明显的重叠，对于这些管脚信号质量对其重要性较小。此外，可能没有明显的第二组信号，而只是有第一组，对于第一组要求更高质量的信号而且其被放置在能提供某一最小短线偏移的器件上，该偏移是为取得一特定的信号质量而选择的。
因此，用于互连电路板上多个器件的一种方法和装置被公开。虽然某些示范性的实施方案已经被说明且在附随的附图中被显示，但是应理解为这种实施方案仅是对广义发明具有说明性而不是对其具有限制性，因而本发明不能被局限于所示和所说明的具体结构和布置，因为本领域普通技术人员在研究本公布时可能会想到各种其它的修改。
权利要求
1.一种装置包括电路板，其具有第一表面、第二表面和包括总线的多个信号迹线；以及多个被互连的器件，这些器件被安装在所述电路板的所述第一表面上和所述电路板的第二表面上并被连接到所述总线上，所述多个器件具有主要地非重叠附着区域且具有一最小短线偏移。
2.如权利要求1所述的装置，其中所述多个器件包括第一器件，其带有包括电连接到所述多个信号迹线的第一多个管脚的第一附着区域，第一器件基本平行于所述电路板的第一表面被安装在所述电路板的所述第一表面上；以及第二器件，其带有包括电连接到所述多个信号迹线的第二多个管脚的第二附着区域，第二器件基本平行于所述电路板的第二表面被安装在所述电路板的所述第二表面上。
3.如权利要求2所述的装置，其中所述第一附着区域具有第一附着区域第一边沿和平行于所述第一附着区域第一边沿的第一附着区域第二边沿，而且其中第二附着区域具有第二附着区域第一边沿和第二附着区域第二边沿，而且进一步其中所述第一附着区域第一边沿大致对准于电路板另一面上的第二附着区域第一边沿，而且其中所述第一附着区域与所述第二附着区域是非重叠的。
4.如权利要求1所述的装置，其中多个通孔通路将来自每个所述多个器件的管脚连接到所述多个信号迹线上。
5.如权利要求1所述的装置，其中每个所述多个器件具有至少两种不同类型的分隔成不同区域的管脚，而且其中所述多个器件被安装以确保到所述两个不同类型管脚之一的所述多个信号迹线的对应连接点之间的所述最小短线偏移。
6.如权利要求2所述的装置，其中所述第一多个管脚包括第一多个第一类型的管脚和第一多个第二类型的管脚，而且其中所述第二多个管脚包括第二多个第一类型的管脚和第二多个第二类型的管脚，而且进一步其中所述所述的第一多个第二类型的管脚与所述第二多个第二类型的管脚被至少所述第一多个第一类型的管脚和第二多个第一类型的管脚中的一个所分隔。
7.如权利要求6所述的装置，其中第一多个第一类型的管脚和第二多个第一类型的管脚在电路板平面内是相邻的，但位于电路板的相反面上。
8.如权利要求7所述的装置，其中所述第一类型的管脚是一共用时钟管脚而且其中所述第二类型的管脚是一个源同步管脚。
9.如权利要求2所述的装置，其中所述多个器件进一步包括第三器件，其带有包括电连接到多个信号迹线的第三多个管脚的第三附着区域，第三器件基本平行于所述电路板的第一表面被安装在所述电路板的所述第一表面上，所述第三附着区域相对于第二附着区域主要地非重叠；以及第四器件，其带有包括电连接到多个信号迹线的第四多个管脚的第四附着区域，第四器件基本平行于所述电路板的第二表面被安装在所述电路板的所述第二表面上，所述第四附着区域相对于第三附着区域主要地非重叠；以及第五器件，其带有电连接到多个信号迹线的第五多个管脚，第五器件基本平行于所述电路板的第二表面被安装在所述电路板的所述第一表面上并相对于第四附着区域主要地非重叠。
10.如权利要求9所述的装置，其中第一、第二、第三、第四和第五器件包括用于第一信号类型的第一类型管脚和用于第二信号类型的第二类型管脚，而且其中包括第二类型管脚的区域不是被所述第一类型管脚的区域就是被器件之间的偏移所分隔。
11.如权利要求2所述的装置，其中多个通孔通路被用来连接所述第一多个管和所述第二多个管脚到所述多个信号迹线，而且其中所述第一附着区域与所述第二附着区域部分重叠，而且进一步其中一个扩展的通路区域在第一附着区域和第二附着区域的重叠部分被形成。
12.如权利要求1所述的电路板，其中所述的最小短线偏移是所需要的信号质量和共用时钟信号频率的函数。
13.一种电路板，包括所述电路板的第一表面上的第一附着区域，所述第一附着区域用于将来自第一处理器件的第一多个管脚连接到多个信号线上；以及所述电路板的第二表面上的第二附着区域，所述第二附着区域用于将来自第二处理器件的第二多个管脚连接到多个信号线上，并相对于所述第一附着区域主要地非重叠。
14.一种方法，包括在电路板的第一面上安装第一处理器，所述第一处理器带有第一多个第一类型的信号；以及在所述电路板的第二面上安装第二处理器，所述第二处理器带有第二多个所述第一类型的信号，所述第二处理器被如此安装使在至少所述第一处理器和所述第二处理器中的一个上的多个第二类型的信号将所述第一多个所述第一类型的信号和所述第二多个所述第一类型的信号分隔。
15.一种装置包括具有第一多个信号线和第二多个信号线的电路板；第一器件，其具有第一器件第一边沿和用于第一信号类型的第一多个第一类型的互连节点以及用于第二信号类型的第一多个第二类型的互连节点，第一多个第一类型的互连节点位于第一区域；以及第二器件，其具有第二多个所述第一类型互连节点和第二多个所述第二类型互连节点，所述第二器件具有与所述第一器件第一边沿平行安装的第二器件第一边沿，且第二器件第二边沿与所述第二器件第一边沿在相反面而且比所述第二器件第一边沿更远离所述第一器件，所述第二多个所述第一类型互连节点位于第二区域，所述第一区域和所述第二区域被一个中间区域所分隔，中间区域包括至少所述第一多个所述第二类型互连节点和所述第二多个所述第二类型互连节点两者中的一个或者二者中的一些节点。
全文摘要
互连电路板上多个器件的一种方法和装置。一个被公开的电路板(200)在第一表面带有第一附着区域,其用于连接来自第一器件(205、210、215)的第一组管脚到一组信号线。在第二表面上的第二附着区域是用于连接来自第二器件(220、225)的第二组管脚到所述的那组信号线。第二附着区域相对于第一附着区域主要地非重叠。
文档编号H05K1/18GK1357216SQ00809152
公开日2002年7月3日 申请日期2000年5月25日 优先权日1999年6月18日
发明者M·曾, S·达布拉尔 申请人:英特尔公司