小型化集成接收机的利记博彩app
【专利摘要】本实用新型为小型化集成接收机，解决已有的宽带接收机的分离的变频部分增加了产品的体积和干扰的问题。输入信号经过第一开关（1），再经低噪声放大器（2）或者衰减器（3）后，经串联的第二、三开关后分别输入混频器（4）、第一、二、三、四选频滤波器（7、8、9、10），混频器的输出经第四开关后分别与第一、二滤波器（5、6）的输入连接，第一、二、三、四选频滤波器和第一、二滤波器的输出与第五开关的输入连接，第五开关的输出与数字处理芯片（11）连接，数字处理芯片对输入信号进行数字处理后输出I/Q信号到现场可编程门阵列（12），现场可编程门阵列处理后的数字信号通过接口传送到PC机。
【专利说明】
小型化集成接收机
[0001 ] 技术领域:
[0002]本实用新型与与用于现场无线电监测的宽带接收机有关。
[0003]【背景技术】:
[0004]小型化集成接收机专门为现场无线电监测应用而设计；主要用于无线电监测，干扰探测和分析，已有的宽带接收机在预选滤波后下变频到中低频然后解调输出I/Q信号，分离的变频部分增加了产品的体积和干扰。
[0005]【实用新型内容】:
[0006]本实用新型的目的是提供一种灵敏度高，体积很小，便于手持携带的小型化集成接收机。
[0007]本实用新型是这样实现的:
[0008]输入信号经过第一开关I，再经低噪声放大器2或者衰减器3后，经串联的第二、三开关后分别输入混频器4、第一、二、三、四选频滤波器7、8、9、10，混频器的输出经第四开关后分别与第一、二滤波器5、6的输入连接，第一、二、三、四选频滤波器和第一、二滤波器的输出与第五开关的输入连接，第五开关的输出与数字处理芯片11连接，数字处理芯片对输入信号进行数字处理后输出I/Q信号到现场可编程门阵列12，现场可编程门阵列处理后的数字信号通过接口传送到PC机。
[0009]第一一第五开关I为HMC536，低噪声放大2为HMC311，衰减器3为HMC624，混频器4为ADE— I，第一滤波器5为LPF20，第二滤波器6为BPF45，第一选频滤波器7为BPF360，第二选频滤波器8为BPF800，第三选频滤波器9为BPF2200，第四选频滤波器10为BPF4500，数字处理芯片11为AD9364，现场可编程门阵列12为XC7Z020CLG484 (ZYNQ) 一FPGA，处理后的数字信号可以通过USB接口芯片TUSB121OBRHB传送到PC机。
[0010]本实用新型由射频预选、本振(70MHz以下的上变频)、数字信号处理部分(射频信号到数字IQ信号和IQ信号的数字处理)、音频解调及输出、控制及数据接口五大部分组成。
[0011]AD9364覆盖范围70?6000MHz，所以在9KHZ — 70MHz频段经混频器变频到70MHz以上。通过模式选择后的信号进入选频滤波器，预选滤波器组，70MHz以下的变频后又跟为2组滤波器，目的主要是对射频信号进行滤波，使其频谱干净，降低对后面的干扰。
[0012]预选器后的信号经过放大、进入AD9364进行数字处理后输出I/Q信号道FPGA处理；处理后的数字信号可以通过接口传送到PC机。
[0013]本实用新型体积很小，便于手持携带，实现9KHz— 6000MHz的射频信号，射频通道和数字处理集成化;灵敏度高，大动态范围快书调谐扫描，可实现如下功能:
[0014]1，从9 kHz到6 GHz整个频率范围的快速扫描，扫描范围，步进用户设置，
[0015]2，频谱图显示和记录，
[0016]I，频谱参数(频率，幅度等)测量，
[0017]2，音频解调，音频数据保存和回放，模拟音频通过3.5mm接口输出，
[0018]3，GPS 定位，
[0019]4，接收机数据存储，分析统计管理，
[0020]5，解调模式 AM, FM, PM, PULSE, I/Q(所有IF带宽)，USB，LSB, CW(IF带宽 <9kHz) JSBCIF 带宽 > 15 kHz)，
[0021]6，增益控制 AGC，MGC，
[0022 ] 7,LAN, USB接口进行控制和数据传输;LAN接口可以实现远程控制。
[0023]【附图说明】:
[0024]图1为本实用新型的电路图。
[0025]【具体实施方式】:
[0026]输入信号经过第一开关I，再经低噪声放大器2或者衰减器3后，经串联的第二、三开关后分别输入混频器4、第一、二、三、四选频滤波器7、8、9、10，混频器的输出经第四开关后分别与第一、二滤波器5、6的输入连接，第一、二、三、四选频滤波器和第一、二滤波器的输出与第五开关的输入连接，第五开关的输出与数字处理芯片11连接，数字处理芯片对输入信号进行数字处理后输出I/Q信号到现场可编程门阵列12，现场可编程门阵列处理后的数字信号通过接口传送到PC机。
[0027]第一一第五开关为HMC536，低噪声放大2为HMC311，衰减器3为HMC624，混频器4为ADE—I，第一滤波器5为LPF20，第二滤波器6为BPF45，第一选频滤波器7为BPF360，第二选频滤波器8为BPF800，第三选频滤波器9为BPF2200，第四选频滤波器10为BPF4500，数字处理芯片11为AD9364，现场可编程门阵列12为XC7Z020CLG484(ZYNQ) — FPGA，处理后的数字信号可以通过USB接口芯片TUSB121OBRHB传送到PC机。
[0028]该接收机方案主要由I)射频预选:开关HMC536，数字衰减器HMC624，放大器HMC311L，滤波器LPF20，BPF45, BPF360, BPF800, BPF2200, BPF4500，2)本振(70MHz以下的上变频):本振源TCXO—100，变频器ADE—IHff+，3)数字信号处理部分(射频信号到数字IQ信号和IQ信号的数字处理)调制解调器AD9364，4)音频解调及输出、控制:音频处理器ADAU1761CPZ，音频放大器LM495IA，控制可编程阵列XC7Z020CLG484，5)数据接口: USB接口芯片TUSB1210BRHB五大部分组成。
[0029]信号输入经过开关1:HMC536选择低噪声放大2: HMC311或者通过衰减器3:HMC624，衰减量可设置。由于数字处理芯片11: AD9364覆盖范围70?6000MHz，所以在9KHz —70MHz频段经混频器4:ADE—I变频到70MHz以上，并且分别输入滤波器5:LPF20、滤波器6BPF45，70MHz以上通过选频滤波器，70?6000MHz通过模式选择后的信号进入选频滤波器7: BPF360，8:BPF800,9:BPF2200,10:BPF4500。选频滤波器主要是对射频信号进行滤波，使其频谱干净，降低对后面的干扰;选频滤波器输出的信号经过开关1:HMC536、进入数字处理芯片11:AD9364进行数字处理后输出I/Q信号到现场可编程门阵列12:XC7Z020CLG484(ZYNQ) — FPGA处理;处理后的数字信号可以通过USB接口芯片TUSB1210BRHB传送到PC机。
【主权项】
1.小型化集成接收机，其特征在于输入信号经过第一开关(I)，再经低噪声放大器(2)或者衰减器(3)后，经串联的第二、三开关，分别输入混频器(4)、第一、二、三、四选频滤波器(7、8、9、10)，混频器的输出经第四开关，分别与第一、二滤波器(5、6)的输入连接，第一、二、三、四选频滤波器和第一、二滤波器的输出与第五开关的输入连接，第五开关的输出与数字处理芯片(11)连接，数字处理芯片对输入信号进行数字处理后输出I/Q信号到现场可编程门阵列(12)，现场可编程门阵列处理后的数字信号通过接口传送到PC机。2.根据权利要求1所述的小型化集成接收机，其特征在于第一一第五开关为HMC536，低噪声放大(2 )为HMC311，衰减器(3 )为HMC624，混频器(4)为ADE — I，第一滤波器(5 )为LPF20，第二滤波器(6)为BPF45，第一选频滤波器(7 )为BPF360，第二选频滤波器(8)为BPF800，第三选频滤波器(9 )为BPF2200，第四选频滤波器(10 )为BPF4500，数字处理芯片(11)为AD9364，现场可编程门阵列(12)为XC7Z020CLG484(ZYNQ) — FPGA，处理后的数字信号可以通过USB接口芯片TUSBl 21OBRHB传送到PC机。
【文档编号】H04B1/16GK205510020SQ201520763872
【公开日】2016年8月24日
【申请日】2015年9月30日
【发明人】张高峰
【申请人】成都九洲迪飞科技有限责任公司