一种拼接视频数据的系统以及装置的制造方法
【技术领域】
[0001]本实用新型涉及视频处理的技术领域，尤其涉及一种拼接视频数据的系统以及装置。
【背景技术】
[0002]在设计两路视频拼接系统时，常常会遇到应用处理器APU的视频输入口比较少、APU带宽有限，APU的视频输入口以一、两个居多。目前现有的两路视频拼接系统实现方案为:将两路需要拼接的视频同时输入到APU，这样会浪费APU输入带宽。
【实用新型内容】
[0003]本实用新型的目的在于提出一种拼接视频数据的系统及装置，旨在解决如何在不浪费带宽的情况下拼接视频数据的问题。
[0004]为达此目的，本实用新型采用以下技术方案:
[0005]—种拼接视频数据的系统，所述系统包括:
[0006]用于将N路预先设置比例的视频数据拼接为一路预先设置比例的视频数据的FPGA，用于接收拼接后的视频数据的APU，所述FPGA与所述APU连接，所述FPGA与所述APU连接。
[0007]优选地，所述FPGA包括:
[0008]用于接收并存储摄像头拍摄的视频数据的视频输入缓存模块，用于对接收到的视频数据根据预设的有效区域进行裁剪的视频裁剪模块，用于对裁剪后的视频数据进行合并的视频合并模块，所述视频输入缓存模块与所述视频裁剪模块连接，所述视频裁剪模块与所述视频合并模块连接。
[0009]优选地，所述预先设置的比例为16:9或者4:3。
[0010]一种拼接视频数据的装置，所述装置包括:
[0011]用于接收并存储摄像头拍摄的视频数据的视频输入缓存模块，用于对接收到的视频数据根据预设的有效区域进行裁剪的视频裁剪模块，用于对裁剪后的视频数据进行合并的视频合并模块，所述视频输入缓存模块与所述视频裁剪模块连接，所述视频裁剪模块与所述视频合并模块连接。
[0012]本实用新型提供一种拼接视频数据的系统以及FPGA，用于将N路预先设置比例的视频数据拼接为一路预先设置比例的视频数据的FPGA，用于接收拼接后的视频数据的APU,所述FPGA与所述APU连接，所述FPGA与所述APU连接，从而解决传统硬件实现方案所存在的占用系统带宽多。
【附图说明】
[0013]图1是本实用新型提供一种拼接视频数据的系统结构图；
[0014]图2是本实用新型提供的一种拼接视频数据的装置的功能模块示意图。
[0015]图3是本实用新型提供的一种拼接视频数据的方法示意图。
【具体实施方式】
[0016]下面结合附图并通过【具体实施方式】来进一步说明本实用新型的技术方案。
[0017]参考图1，图1是本实用新型提供一种拼接视频数据的系统的系统结构图。
[0018]在实施例一中，所述拼接视频数据的系统包括:
[0019]用于将N路预先设置比例的视频数据拼接为一路预先设置比例的视频数据的FPGA 101，用于接收拼接后的视频数据的APU 102，所述FPGA 101与所述APU 102连接，所述FPGA 101与所述APU 102连接。
[0020]优选地，参考图2，图2是本实用新型提供的一种拼接视频数据的装置的功能模块示意图。
[0021]所述FPGAlOI 包括:
[0022]用于接收并存储摄像头拍摄的视频数据的视频输入缓存模块201，用于对接收到的视频数据根据预设的有效区域进行裁剪的视频裁剪模块202，用于对裁剪后的视频数据进行合并的视频合并模块203，所述视频输入缓存模块201与所述视频裁剪模块202连接，所述视频裁剪模块202与所述视频合并模块203连接。
[0023]优选地，所述预先设置的比例为16:9或者4:3。
[0024]具体的，参考图3，图3是本实用新型提供的一种拼接视频数据的方法示意图。如图3所示，两路16:9(16:9表示图像的水平分辨率和垂直分辨率的比值)摄像头视频，经过现场可编程逻辑阵列(FPGA)转换成一路16:9视频输出APU。因为两路待拼接的视频，实际用于拼接的部分是有限的，两路视频用于有效的拼接的部分预先可以计算出来，每路视频用于有效拼接的部分大概占到其整个视频区域的一半。因此在视频传输时，只需要将两路视频用于有效的拼接的部分传输到APU，本发明采用如图1所示的方案，两路视频输入到FPGA中视频输入缓存单元中，然后经过视频裁剪模块，输出到两路视频合并模块，输出为16:9视频到APU0
[0025]两路16:9视频合成一路16:9视频的不意图如图3所不。两路16:9视频将按照下述步骤合并为一路16:9视频。
[0026]步骤1:两路16:9视频输入到视频输入缓存单元。
[0027]步骤2:根据预设的视频有效区域对步骤I缓存的两路视频分别进行裁剪。
[0028]步骤3:将步骤裁剪完成的两路视频进行合并，输出一路16:9视频。
[0029]根据上述步骤1、2、3可以完成两路16:9视频合成为一路16:9视频。
[0030]本实用新型提供一种拼接视频数据的系统以及装置，用于将N路预先设置比例的视频数据拼接为一路预先设置比例的视频数据的FPGA，用于接收拼接后的视频数据的APU,所述FPGA与所述APU连接，所述FPGA与所述APU连接，从而解决传统硬件实现方案所存在的占用系统带宽多。
[0031]以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它【具体实施方式】，这些方式都将落入本实用新型的保护范围之内。
【主权项】
1.一种拼接视频数据的系统，其特征在于，所述系统包括: 用于将N路预先设置比例的视频数据拼接为一路预先设置比例的视频数据的FPGA，用于接收拼接后的视频数据的APU，所述FPGA与所述APU连接，所述FPGA与所述APU连接。2.根据权利要求1所述的系统，其特征在于，所述FPGA包括: 用于接收并存储摄像头拍摄的视频数据的视频输入缓存模块，用于对接收到的视频数据根据预设的有效区域进行裁剪的视频裁剪模块，用于对裁剪后的视频数据进行合并的视频合并模块，所述视频输入缓存模块与所述视频裁剪模块连接，所述视频裁剪模块与所述视频合并模块连接。3.根据权利要求1所述的系统，其特征在于，所述预先设置的比例为16:9或者4:3。4.一种拼接视频数据的装置，其特征在于，所述拼接视频数据的装置包括: 用于接收并存储摄像头拍摄的视频数据的视频输入缓存模块，用于对接收到的视频数据根据预设的有效区域进行裁剪的视频裁剪模块，用于对裁剪后的视频数据进行合并的视频合并模块，所述视频输入缓存模块与所述视频裁剪模块连接，所述视频裁剪模块与所述视频合并模块连接。
【专利摘要】本实用新型公开了一种拼接视频数据的系统以及装置，用于将N路预先设置比例的视频数据拼接为一路预先设置比例的视频数据的FPGA，用于接收拼接后的视频数据的APU，所述FPGA与所述APU连接，所述FPGA与所述APU连接，从而解决传统硬件实现方案所存在的占用系统带宽多。
【IPC分类】H04N5/262
【公开号】CN204887208
【申请号】CN201520686114
【发明人】陈志豪, 蔡卫东, 罗虎, 徐庆华, 吴伯仲, 陈鹏
【申请人】深圳六滴科技有限公司
【公开日】2015年12月16日
【申请日】2015年9月7日