一种基于ofdm的高速窄带载波通信装置的制造方法
【技术领域】
[0001] 本发明设及电力线载波通信领域，特别设及一种基于OFDM的高速窄带载波通信装 置。
【背景技术】
[0002] 随着智能电网技术的不断发展，不仅网络交换的数据量随之增加，而且对数据传 输中的安全性、可靠性要求的也不断提高，使得现有上的窄带载波通信(NB-PLC)技术已无 法满足要求，因而高速率的NB-PLC(3kHz-500曲Z)技术凭借其更高速率、更加安全、更加稳 健的特性优势，成为未来化C技术发展的必然趋势。
[0003] 高速窄带载波技术的关键在于调制解调技术的研究。正交频分复用(0抑1)是一种 特殊的多载波信号调制方法，该技术的显著优势是能够有效的对抗频率选择性衰落，且与 传统并行数据传输相比频谱利用率高。由于OFDM技术具有可靠的工作模式、高效的信道编 码技术W及强大的纠错机制，是智能电网首选的最安全可靠和最具有高投入产出比的通信 模式。
【发明内容】
[0004] 本发明的目的在于克服现有窄带载波通信技术存在的上述缺点和不足，提供一种 基于OFDM的高速窄带载波通信装置，该装置利用多个模块系统和OFDM技术实现窄带载波的 稳定、高速、全双工通信。
[0005] 本发明解决技术问题所采取的技术方案是:本发明整体架构要包括禪合电路、模 拟前端、收发前端、物理层处理单元、媒体接入控制(MAC)、汇聚层处理单元等六个部分组 成。
[0006] 所述的禪合前端完全由模拟电路组成，实现电网电压的安全隔离，并且对高频载 波信号进行提取和注入。其对于局端设备，需要负责Ξ相电上的高频载波信号提取和注入。 模拟前端负责数模信号转换、信号滤波W及信号放大功能。对于发送电路，实现数模转换、 发送滤波、W及线性驱动。对于接收电路，实现接收滤波、模拟自动增益控制及模数转换。模 拟前端是由模拟电路W及数模转换1C组成。
[0007] 所述的收发前端由数字电路实现。对于发送电路和接收电路包括滤波、放大和数 模转换模块。带收发前端还包括时间同步功能，对接收到的基带信号进行前导卷积运算，W 确定物理帖的起始位置。
[000引所述的物理层算法处理单元也由数字电路实现，采用OFDM技术，子载波支持 DBPSK、DQPSK、D8PSK调制。对于发送通路，其对MAC层数据帖进行信道编码、交织、数字调制、 W及加循环前缀后形成物理层帖，然后加前导并发送到数模转换器上。对于接收电路，其对 同步后的物理层帖进行去循环前缀、数字解调、解交织、W及解码后还原出MAC层数据帖。物 理层算法处理单元也同时记录数据包的子载波信噪比（Signal Noise Ratio，SNR)、数据帖 误码率(Bit Error Rate,B邸)为MAC层提供认知功能的支持。
[0009] 所述的MAC层协议找处理单元由基于处理器的软件方式实现。其控制物理层算法 处理单元实现数据收发，另外也实现多址接入方式的选择，流量控制，快速组网策略，业务 感知及对软实时业务的支撑。汇聚层协议找处理单元同样由基于处理器的软件方式实现。 其主要操控MAC层和处理其反馈，提供分帖、组帖功能，W及快速的协议转换功能。
[0010] 本发明有益的效果是实现窄带载波的稳定、高速、全双工通信，达到通信质量要 求，满足配电网自动化"Ξ遥"使用标准。
【附图说明】
[0011] 图1装置整体架构图。
【具体实施方式】
[0012] 本发明整体架构如图1所示，包括禪合电路1、模拟前端2、收发前端3、物理层处理 单元4、媒体接入控制(MAC)5、汇聚层处理单元6等六个部分组成。其中模拟前端2、收发前端 3和物理层处理单元4采用收发双通道，实现全双工通信;禪合电路采用外端电路;模拟前端 位于系统硬件平台模拟板上；收发前端和物理层处理单元在FPGA忍片中实现，MAC、汇聚层 处理单元在ARM忍片中实现，FPGA和ARM忍片均位于系统硬件平台数字板上。
[001引禪合电路巧外端电路，直接使用标准禪合器，要保证相应的绝缘性能和窄带禪合 效果，具体参数如下表：
[0014]
[0015] 模拟前端2采用MAX2991控制忍片，此忍片是集成电路，其商化1C独特独立工作模 式，提供两级自动增益控制(AGC)，具有62B动态范围，内置可编程滤波器，支持窄带频带的 滤波。
[0016] 收发前端3、物理层处理单元4、媒体接入控制（MAC)5、汇聚层处理单元6分别由 FPGA和ARM实现。(FDM系统采用专用集成电路:现场可编程口阵列FPGA。首先对(FDM系统进 行整体数据流的规划和资源分配。物理层处理单元4分别包括(FDM的发送电路和接收电路， 利用FPGA可W将其设计成调制解调器，该调制解调器可W利用串口与上MAC层通信。为保证 到忍片设计的平稳过渡，窄带化C装置的实现基于包含硬核的S0C FPGA，如Altera切clone V SE系列。Altera切clone V SE系列在FPGA架构中集成了基于ARM的硬核处理器系统 化PS)，包括处理器、外设和存储器接口。HPS与片内的FPGA逻辑资源通过高性能ARM細旧A蠻 AXITM总线桥接系统互联紧密链接。物理层算法部分在FPGA逻辑资源中实现，并依据AXI标 准封装为兼容AMBA总线的IP核。方便与HPS系统的交互。对于基于处理器的软件部分，其包 括协议找和协议转换软件，需要支持100kbps吞吐率的MAC层数据包处理能力。其中，其上需 要基于多任务方式保证业务处理的部分运行于片内的硬核。而对实时性要求高的部分可W 使用独立的软核，如Altera Nios II。外围数据接口包括485接口 W读取、写入电表。对于局 端设备，外围数据接口还包括W太网MC/PHY层，提供到W太网的协议转换。
[0017]主控系统与FPGA采用并行串口定义P0~P7进行输入输出设计，进而系统可此陕速 建立自组网，与相应系统进行快速连接，进而快速适应电网结构及信道条件变化。
【主权项】
1. 一种基于OFDM的高速窄带载波通信装置，其特征是包括耦合电路、模拟前端、收发前 端、物理层处理单元、媒体接入控制(MAC)、汇聚层处理单元六个部分，其中所述模拟前端、 收发前端和物理层处理单元采用收发双通道;所述收发前端和物理层处理单元在FPGA芯片 中实现;所述MAC、汇聚层处理单元在ARM芯片中实现;所述FPGA和ARM芯片均位于系统硬件 平台数字板上。2. 根据权利要求1所述的收发双通道，其特征在于，接收电路和发送电路独立运行，进 行窄带载波全双工通信。3. 根据权利要求1所述的模拟前端，其特征在于，采用MAX2991控制芯片进行自动增益 控制和窄带频带的滤波。4. 根据权利要求1所述的FPGA芯片，其特征在于，现场可编程门阵列对OFDM系统进行整 体数据流的规划和资源分配，设计成调制解调器。
【专利摘要】本发明涉及电力线载波通信领域，特别涉及一种基于OFDM的高速窄带载波通信装置。该装置包括耦合电路、模拟前端、收发前端、物理层处理单元、媒体接入控制(MAC)、汇聚层处理单元等六个部分组成。其中收发前端和物理层处理单元在FPGA芯片中实现，MAC、汇聚层处理单元在ARM芯片中实现，FPGA和ARM芯片均位于系统硬件平台数字板上，并结合OFDM多载波信号调制方法技术进行信道编码和纠错模式，实现窄带(3kHz-500kHz)载波装置的高效、稳定、高速通信。
【IPC分类】H04L27/26, H04B3/54
【公开号】CN105490707
【申请号】CN201610012741
【发明人】胡平, 冯佳豪, 王承民, 杨会峰, 王朋朋, 樊会丛, 单保涛, 刘涌, 李宏仲, 林宪平, 林榕, 李勇, 邵华
【申请人】国家电网公司, 国网河北省电力公司, 上海博英信息科技有限公司
【公开日】2016年4月13日
【申请日】2016年1月11日