一种用于降低ofdm系统发射信号峰均比的方法及系统的利记博彩app
【技术领域】
[0001] 本发明属于通信技术领域，具体的说，是一种用于降低0FDM系统发射信号峰均比 的方法及系统。
【背景技术】
[0002] 无线通信系统中无线基站的发射机利用功率放大器来发射信号，目的是补偿因传 播距离过长而带来的信号衰减。功率放大器具有一定的线性区域，功率放大器的成本取决 于其线性区域的大小。具有高峰均比的信号会降低功率放大器的效率并且增加功率损耗， 这对功率放大器的线性度提出了很高的要求。为了保证功率放大器工作在线性区域，并提 高其效率，这就要求进入功率放大器的信号峰均比必须在一定范围以内。在无线通信系统 中，常使用削波技术来降低进入功率放大器的信号峰均比，但不幸的是削波技术的引入，可 能会带来一定程度的信号失真，以及带外频谱扩展或者邻道干扰等问题。0FDM系统峰均比 平均功率比较高，对非线性效应很敏感，这就要求发射机的一些部件，例如高功率放大器、 A/D和D/A转换器等具有很大的线性动态范围，使得实现成本增加。同时，这些部件的非线 性也会对动态范围较大的信号产生非线性失真，造成子信道干扰、信号幅度及相位的畸变， 从而影响0FDM系统的性能。因此，如何降低0FDM系统的峰均比是理论转化为实践的关键。
【发明内容】
[0003] 本发明的目的在于提供一种用于降低0FDM系统发射信号峰均比的方法及系统， 旨在解决现有的无线通信系统中存在的信号容易失真，造成子信道干扰、信号幅度及相位 的畸变，从而影响0FDM系统性能的问题。
[0004] 本发明是这样实现的，一种用于降低0FDM系统发射信号峰均比的方法，所述用于 降低0FDM系统发射信号峰均比的方法包括：
[0005] 实现组合时序逻辑；
[0006] 实现数模转换，处理前端数据速率高的信号。
[0007] 进一步，所述实现组合时序逻辑包括：
[0008] 对输入信号变换和处理逆傅立叶信号；
[0009] 对串转并信号首先进行星座映射处理，再把串行转换为并行信号；
[0010] 对预编码单元输出信号处理；
[0011] 对信号幅值估算；
[0012] 对并串转换的信号先加循环前缀处理，在把并行信号转换为串行信号。
[0013] 进一步，所述快速傅立叶逆变换模块包括：
[0014] 蝶运算单元，用于通过系数％才^的对称性、周期性和可约性化简，只要求出4个 N/4点的DFT，即Xi(K)、X2 (K)、X3 (K)和X4 (K)，就可以求出全部的Xw值，运算量大大减少；
[0015] 滤波器，与所述蝶运算单元连接，用于滤除经过变换的带外频率和系统内外产生 的噪声；
[0016] 旋转因子单元，与所述蝶运算单元连接，用于存储蝶形运算中所需的复数常数，该 常数位于复数平面的单位圆上；
[0017] 乒乓缓存结构，与所述滤波器连接，用于解决突发接收高速率数据和低处理速率 之间的矛盾，实现数据实时处理；
[0018] 进一步，所述信号幅值估算包括：
[0019] 获取信号各采样点数据；
[0020] 计算各采样点信号的信号幅值。
[0021] 进一步，所述对并串转换输出信号再次处理包括：
[0022] 通过查表法判断每一种调制载波的门限值；
[0023] 根据门限值计算每一种载波的增益系数。
[0024] 进一步，所述对输入信号变换和处理逆傅立叶信号包括：
[0025] 实现信号的星型图映射、多相位调制；
[0026] 对输入的信号进行降低速率；
[0027] 信号的延时预判；
[0028] 对输入信号进行提高速率。
[0029] 所述发射信号峰均比系统包括：
[0030] FPGA模块，通过编写预编码法和压扩法程序，对信号进行处理，实现降低0FDM信 号峰均比的功能；
[0031] 数模转换器，与所述FPGA模块连接，用于实现数模转换，处理前端数据速率高的 信号；
[0032] 电源模块，与所述FPGA模块和数模转换器连接，用于提供直流工作电压。
[0033] 进一步，所述FPGA模块包括：
[0034] 串并转换单元，用于对输入信号变换和处理逆傅立叶信号；
[0035] 预编码单元，与所述串并转换单元连接，用于对串转并信号进行预处理；
[0036] 快速傅立叶逆变换单元，与所述预编码单元和串并转换单元连接，用于对预编码 单元输出信号处理；
[0037] 信号幅值估计单元，与所述预编码单元连接，用于对信号幅值估算；
[0038] 压扩单元，与所述串并转换单元和信号幅值估计单元连接，用于对并串转换输出 信号再次处理；
[0039] 进一步，所述快速傅立叶逆变换单元包括：
[0040] 蝶运算单元，用于通过系数谈^^的对称性、周期性和可约性化简，只要求出4个 N/4点的DFT，即Xi(K)、X2 (K)、X3 (K)和X4 (K)，就可以求出全部的Xw值，运算量大大减少；
[0041] 滤波器，与所述蝶运算单元连接，用于滤除经过变换的带外频率和系统内外产生 的噪声；
[0042] 旋转因子单元，与所述蝶运算单元连接，用于存储蝶形运算中所需的复数常数，该 常数位于复数平面的单位圆上；
[0043] 乒乓缓存结构，与所述滤波器连接，用于解决突发接收高速率数据和低处理速率 之间的矛盾，实现数据实时处理；
[0044] 所述预编码单元用到加法器和乘法器；
[0045] 进一步，所述信号幅值估计单元包括：
[0046] 信号获取子单元，用于获取信号各采样点数据；
[0047] 信号幅值计算子单元，连接所述信号获取子单元，用于计算各采样点信号的幅值。
[0048] 进一步，所述压扩单元包括：
[0049] 门限判决子单元，用于通过查表法判断每一种调制载波的门限值；
[0050] 增益调制子单元，与所述门限判决子单元连接，根据门限值计算每一种载波的增 益系数。
[0051] 进一步，所述串并转换单元包括：
[0052] 星座映射模块，用于实现信号的星型图映射、多相位调制；
[0053]串转并模块，与所述星座映射模块连接，用于降低输入信号的速率；
[0054] 循环前缀模块，与所述串转并模块连接，用于信号的延时预判；
[0055] 并转串模块，与所述循环前缀模块连接，用于提高输入信号的速率。
[0056] 本发明提供的用于降低0FDM系统发射信号峰均比的方法及系统，快速傅立叶逆 变换单元进一步包括蝶形运算单元、滤波器、旋转因子单元和乒乓缓存结构，实现了多载波 映射；蝶运算单元采用4对RAM*2来存储蝶运算的操作数，从而大幅提高了运算速度；旋转 因子单元运用查表法，也加快了算法的执行速度；乒乓缓存结构，配置成乒乓结构，进一步 提高了运算速度；预编码单元采用优良的Zadoff-Chusequences算法，具有良好的自相关 性和互相关性，有利于减少码间干扰，同时Zadoff-Chu序列具有对称性，可以降低序列生 成的复杂度。
[0057] 与现有技术相比，本发明的技术优势如下：
[0058] 1、本发明极大的简化了Zadoff-Chusequences算法，大大降低了程序实现的复杂 度。
[0059]2、本发明比单一的Zadoff-Chusequences预编码法和单一的压扩法具有更低的 峰均比。
[0060] 3、本发明采用大规模现场可编程器件制作，可以通过配置不同的程序，实现对工 作参数的灵活修改，设备结构精简，成本显著降低。
【附图说明】
[0061]图1是本发明实施例提供的降低0FDM系统发射机峰均比系统的结构框图；
[0062] 图中：1、现场可编程门阵列（FPGA)模块；2、数模转换器；3、电源模块。
[0063]图2是本发明实施例提供的用于降低0FDM系统发射信号峰均比的系统程序结构 框图。
[0064]图3是本发明实施例提供的串并转换模块的四个程序模块图。
[0065]图4是本发明实施例提供的快速傅立叶逆变换模块的四个程序模块图。
[0066]图5是本发明实施例提供的信号幅值估计模块的两个程序模块图。
[0067]图6是本发明实施例提供的压扩模块的两个程序模块图。
【具体实施方式】
[0068] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明 进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于 限定本发明。
[0069] 下面结合附图及具体实施例对本发明的应用原理作进一步描述。
[0070] 图1显示了本发明的降低0FDM系统发射机峰均比算法的结构图，如图1所示，该 系统包括：FPGA模块1、数模转换器2和电压模块3。其中FPGA模块1包括串并转换单元、预 编码单元、快速傅立叶逆变换（IFFT)单元、信号幅值估计单元和压扩单元等程序模块。本 发明特别的适用于子载波数较少的LTE、数字音频广播（DAB)、数字视频广播（DVB)和WLAN 等等系统发射机。
[0071] 图2中的串并转换单元，用于通过端口输入信号和输出信号，其中内部组成如图3 所示，包括星座映射单元、串转并单元、循环前缀单元和并转串单元。
[0072] 星座映射单元，用于实现信号的星型图映射、多相位调制。
[0073] 串转并单元，用于对输入的信号进行降低速率，方便FPGA处理。
[0074] 循环前缀单元，用于信号的延时预判，起到保护有效数据的作用。
[0075] 并转串单元，用于对输入信号进行提高速率，以便高速传输。
[0076] 图2中的预编码单元，通过端口连接串并转换单元的端口，输入信号数