基于二次复分接的数字光端机的利记博彩app
【技术领域】
[0001]本发明涉及一种数字光端机，尤其涉及一种基于二次复分接的数字光端机。
【背景技术】
[0002]目前，大量的信息都是通过光纤传输的，随着传输信息种类的增多，传统的只能传输单一信息的传输设备，如只传输视频或传输网络的设备各自独占光纤，造成了光纤资源的浪费。复分接技术是利用时分复用技术，将不同的数据进行合并和分离，有利于多种信息的传输。可编程逻辑器件(FPGA)的应用使得复分接技术的实现变得容易。FPGA集成度很高，适用于高速、高密度的数字逻辑电路设计领域。
[0003]目前的光端机使用的复分接方式不够灵活，不能将不同速率的数据处理后复接在一起进行传输，造成信道利用率低。
【发明内容】
[0004]本发明的目的在于提供一种基于二次复分接的数字光端机，能够将不同速率的数据灵活处理后，复接在一起进行传输，提高信道利用率。
[0005]为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现:
一种基于二次复分接的数字光端机，包括通过光纤相连接的发射端和接收端，所述发射端包括复接处理模块、并串处理模块和光发模块，所述接收端包括分接处理模块、串并处理模块和光收模块，所述复接处理模块和分接处理模块上均连接有视频接口、音频接口、数据接口和网络接口。
[0006]进一步的，所述并串处理模块使用LV1023芯片。
[0007]进一步的，所述串并处理模块使用LV1224芯片。
[0008]进一步的，所述发射端的视频接口使用AD9280芯片，所述接收端的视频接口使用AD9708 芯片。
[0009]进一步的，所述发射端的音频接口使用CS5340芯片，所述接收端的音频接口使用CS4344 芯片。
[0010]进一步的，所述发射端和接收端的数据接口均使用用于完成数据接口电平和TTL电平转换的MAX232芯片。
[0011]进一步的，所述发射端和接收端的网络接口均使用用于将lOOMbit/s以太网数据转换成5位速率为25Mbit/s的数据或将5位速率为25Mbit/s的数据转换成100Mbit/s以太网数据的KSZ8995芯片。
[0012]数字复接的方法是按照各支路信号的交织长度分为按位复接、按字复接和按帧复接，按位复接方法对设备要求简单，存储容量小，较易实现，但要求各个支路码速和相位都相同。按帧复接时不破坏原来各帧的结构，有利于交换，但要用很大容量的缓冲存储器。本发明结合以上两种复接方法，采用按字复接的同步复接的方式，这种方式既灵活，又不需要大容量的缓冲存储器，一个码字由一个字节即8位码组成。
[0013]数字复接方式从复接中各支路信号时钟间的关系角度分为同步复接、异步复接与准同步复接，如果各支路信号的时钟并非来自同一时钟源，各信号之间不存在同步关系，称为异步复接。对于异步复接一般都要通过异步FIFO等进行异步数据同步化，如处理不当，容易进入亚稳态。准同步复接相对于同步复接技术来说增加了码速调整和码速恢复的环节。本发明采用同步复接的方式，与以上两种方式相比，既不易进入亚稳态，又没有码速处理的环节，系统更稳定可靠。
[0014]本发明的有益效果是:
本发明利用在线系统可编程技术和现场可编程逻辑阵列FPGA进行二次复分接，具体是一种同步按字节的二次复接方式，实现了视频、音频、数据、网络信号的可靠传输，提高了信道利用率，节约了光纤资源。
【附图说明】
[0015]此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
图1是本发明的结构示意图；
图2是本发明的二次复分接的原理示意图；
图中标号说明:1_发射端，11-复接处理模块，12-并串处理模块，13-光发模块，14-发射端的视频接口，15-发射端的音频接口，16-发射端的数据接口，17-发射端的网络接口，2-接收端，21-分接处理模块，22-串并处理模块，23-光收模块，24-接收端的视频接口，25-接收端的音频接口，26-接收端的数据接口，27-接收端的网络接口，3-光纤，
网络X.y_第X个网络数据经串并转换后的第y个数据，
视频X.y_第X路视频经八位数字量化后第I位数据。
【具体实施方式】
[0016]下面将参考附图并结合实施例，来详细说明本发明。
[0017]如图1所示，一种基于二次复分接的数字光端机，包括通过光纤3相连接的发射端I和接收端2，所述发射端I包括复接处理模块11、并串处理模块12和光发模块13，所述接收端2包括分接处理模块21、串并处理模块22和光收模块23，所述复接处理模块11和分接处理模块21上均连接有视频接口 14、24、音频接口 15、25、数据接口 16、26和网络接口 17、27。
[0018]进一步的，所述并串处理模块12使用LV1023芯片。
[0019]进一步的，所述串并处理模块22使用LV1224芯片。
[0020]进一步的，所述发射端的视频接口 14使用AD9280芯片，所述接收端的视频接口 24使用AD9708芯片。
[0021]进一步的，所述发射端的音频接口 15使用CS5340芯片，所述接收端的音频接口 25使用CS4344芯片。
[0022]进一步的，所述发射端和接收端的数据接口 16、26均使用用于完成数据接口电平和TTL电平转换的MAX232芯片。
[0023]进一步的，所述发射端和接收端的网络接口 17、27均使用用于将100Mbit/S以太网数据转换成5位速率为25Mbit/s的数据或将5位速率为25Mbit/s的数据转换成100Mbit/s以太网数据的KSZ8995芯片。
[0024]本实施例的工作原理为:
采用按字复接的同步复接的方式，这种方式既灵活、不需要大容量的缓冲存储器，一个码字由一个字节即8位码组成，又不易进入亚稳态，没有码速处理的环节，系统更稳定可靠。本发明为单模单光纤传输2路视频、2路立体声音频、8路数据以及I路以太网的数据，具体如图2所示，包括:
(I)网络数据的处理:利用FPGA内部的移位寄存器对网络数据进行串并转换，将5个25Mbit/s的网络数据转换成25个5Mbit/s的数据。
[0025](2) 一次复接:利用15MHz时钟的上升触发一个模为3的计数器，一次复接前是5Mbit/s数据，复接后为15Mbit/s数据，复接分为两组。
[0026](3)二次复接:利用60MHz时钟的上升沿触发一个模为4的计数器，而次复接前是15Mbit/s数据，复接后为60Mbit/s数据。
[0027](4)分接:是二次复接和一次复接的逆过程，分接后将25个5Mbit/s的数据还原成5个25Mbit/s的网络数据。
【主权项】
1.一种基于二次复分接的数字光端机，包括通过光纤(3)相连接的发射端(I)和接收端(2)，其特征在于:所述发射端(I)包括复接处理模块(11)、并串处理模块(12)和光发模块(13)，所述接收端(2)包括分接处理模块(21)、串并处理模块(22)和光收模块(23)，所述复接处理模块(11)和分接处理模块(21)上均连接有视频接口( 14、24 )、音频接口( 15、25 )、数据接口(16、26)和网络接口(17、27)。
2.根据权利要求1所述的一种基于二次复分接的数字光端机，其特征在于:所述并串处理模块(12)使用LV1023芯片。
3.根据权利要求1所述的一种基于二次复分接的数字光端机，其特征在于:所述串并处理模块(22)使用LV1224芯片。
4.根据权利要求1所述的一种基于二次复分接的数字光端机，其特征在于:所述发射端的视频接口(14)使用AD9280芯片，所述接收端的视频接口(24)使用AD9708芯片。
5.根据权利要求1所述的一种基于二次复分接的数字光端机，其特征在于:所述发射端的音频接口(15)使用CS5340芯片，所述接收端的音频接口(25)使用CS4344芯片。
6.根据权利要求1所述的一种基于二次复分接的数字光端机，其特征在于:所述发射端和接收端的数据接口( 16、26 )均使用用于完成数据接口电平和TTL电平转换的MAX232芯片。
7.根据权利要求1所述的一种基于二次复分接的数字光端机，其特征在于:所述发射端和接收端的网络接口(17、27)均使用用于将lOOMbit/s以太网数据转换成5位速率为25Mbit/s的数据或将5位速率为25Mbit/s的数据转换成100Mbit/s以太网数据的KSZ8995芯片。
【专利摘要】本发明公开了一种基于二次复分接的数字光端机，包括通过光纤相连接的发射端和接收端，所述发射端包括复接处理模块、并串处理模块和光发模块，所述接收端包括分接处理模块、串并处理模块和光收模块，所述复接处理模块和分接处理模块上均连接有视频接口、音频接口、数据接口和网络接口。本发明利用在线系统可编程技术和现场可编程逻辑阵列FPGA进行二次复分接，具体是一种同步按字节的二次复接方式，实现了视频、音频、数据、网络信号的可靠传输，提高了信道利用率，节约了光纤资源。
【IPC分类】H04B10-40
【公开号】CN104796201
【申请号】CN201510186755
【发明人】陈丽
【申请人】安庆师范学院
【公开日】2015年7月22日
【申请日】2015年4月18日