专利名称：多标准时钟恢复电路的利记博彩app
技术领域：
本发明涉及一种如权利要求1的前序部分所述的用来恢复图文电视信号的电路。
为了从视频信号、诸如CVBS信号中恢复图文电视信号，必须在所谓的“同相时钟运行”(Clock-Run-In-Phase)期间提取该信号的相位信息，以便能够在后面的数字电路中对信号进行时钟同步地扫描。因为在信号的垂直消隐间隙内，可能在相继的电视行中传送不同种类或标准的多种图文电视信号，诸如VPS、TXT、WSS CC信号以及其它此类信号等，所以恢复电路必须能够逐行地提取不同的时钟频率。
迄今为止，对此已有一种具有多个锁相环电路的恢复电路得到应用(首先是的H-PLL)，其中，由调整或锁定在行频上的第一锁相环电路生成与所期望的信号扫描频率相对应的、多倍于行频的频率。然后该时钟在“同相时钟运行”期间通过移相器被传送给锁定在待划分或待分割的信号上的第二锁相环电路。此类的典型应用为VPS/PDC解码器、TVTS和诸如此类的设备。
为了实现多标准解决方案，现有技术的恢复电路需要与应当支持的标准一样多的锁相环电路，使得这种已公开的电路方案造成元件耗费并从而造价不合理。另外，锁相环电路的时间常数一般是如此之大，使得为此所要求的环过滤器在模拟实施中不能造价合理地进行集成。这意味着，对于各种标准，实现恢复电路的集成元件必须有至少一个辅助管脚或接点。作为移相器的各锁相环电路的时钟最终必须从临近的频率中逐行地来获取。与此相关的振荡时间常数与为相移过程实现尽可能慢的振荡时间常数的要求是相冲突的。因此，对于设计上的让步至今是不好处理的，并从而限制了可达到的扫描功率容量。在极限频率识别中-比如用于CC信号、即闭路字幕信号的1MHz或用于图文电视信号的6.9375MHz-必须为每种标准各设置一个锁相环电路，这又造成了电路的相对耗费，并从而致使造价昂贵。
鉴于现有的技术水平，本发明的任务在于，创造一种如权利要求1的前序部分所述类型的用于多标准时钟恢复的电路，该电路在明显较高的功率容量内能够用数量相对少的元件来实现，并且仍然保证了比现有技术水平的电路有更高的功率容量。
该任务通过权利要求1的特征而得到解决。本发明的有利扩展方案由从属权利要求提供。
也即，本发明的电路是基于一个单独的锁相环电路，并且与现有技术水平不同的是，待恢复的信号的扫描频率不再通过行锁定来生成，而是基于一个单独的石英频率(基准频率)。
本发明的一种有利的扩展(权利要求2)规定，根据石英基准频率生成与标准无关的频率，并借助分频器从该频率获得各扫描频率。优选地生成倍频的扫描频率，以便用锁相环电路的相位检测器来保证相移中的对称特性。
在本发明中，根据石英晶体稳频的基准频率所生成的、并借助分频器从其获得扫描频率的参考频率基本上为一种可独立选择的频率。然而在实践中，这些频率可视为待获取的扫描频率的公共倍频。实际上分频器是以1/16步长来执行的，从而，比如对应于VPS频率的27.5倍和图文电视频率20倍的138.75MHz可选择作为参考频率。
在本发明的电路中，各扫描频率的时钟从“时钟进入运行”(Clock-Run-In)开始被偏移成与基准点同相。然后在下一H脉冲之后切换到两个相位检测器的另一个上(如权利要求2所述的实施方案)。
本发明的电路具有以下优点-与标准的数量无关，仅需要一个单独的锁相环电路；-由于基准频率的频率稳定，I部分可以选择得任意大，因此，当在不同的标准之间切换时不会对扫描的稳定性造成有害影响；-与现有技术相比，用来实现本发明电路的集成元件的管脚或接点数量对所有标准而言都被减少到一个，这是与所支持的标准的数量无关的；-因为与现有技术水平相反，时钟不再耦合到行频上，所以录像机信号的分割也是可以实现的，到目前为止，这若依照水平信号中的跳相是不可能实现的。
下文借助附图示例性地对本发明进行详细解释，其中
图1示出了本发明电路的第一实施方案，图2示出了本发明电路的第二实施方案。
首先借助图1对本发明电路的第一实施方案进行解释。图1中所示出的电路描绘了一种时钟恢复电路，它基于的是带有两个可控的频率及相位检测器的单独锁相环电路，在下文中也用PFD来指代这些检测器，并以参考编号1或2来标示。PFD 1涉及所谓类型4的PFD，它不但对频率较灵敏，而且对相位也较灵敏，并且改变锁相环电路中的相位。PFD2涉及所谓类型3的PFD，它是一种单纯的相位灵敏型检测器，并且只改变锁相环电路的相位。
PFD 1和PFD 2都具有两个输入，并各有一个输出。基准信号fIN通过下文将详细讲述的分频器4被加到PFD 1的第一输入3上。待恢复的信号直接加到第二PFD 2的第一输入5上，在所示的例子中，该信号为TTD信号(图文电视数据)。第一PFD 1的输出6用已知的方式通过电容8接地，并且接到压控振荡器、也即VCO 10的第一输入9上。PFD 2的输出7用已知的方式通过电阻11接地，并且接到VCO 10的第二输入12上。VCO 10的输出13通过分频器14接到PFD 1的第二输入16上。另外，VCO 10的输出13与分频器17和分频器18相联接，这两个分频器在输出侧联接到多路转换器21的输入19及20上，而该多路转换器的输出与PFD 2的第二输入22相联接。
在下面的表格1中示出了在PAL视频信号情况下基准频率fIN的值和在VCO 10的输出上所提供的参考频率fVCO的值，同样还示出了分频器4、14、17、18的分频系数。在这种情况下，借助分频器17、18可以得到用于PAL-VPS信号和PAL/TXT信号的扫描频率。
表格1
Δf在这里表示实际频率(即锁相环的输出)与理论频率之间的偏差。
附图1中所示电路的工作方式如下。
在没有提供TTD信号的全部时间点上，锁相环电路确定地通过分频比值n1、n2而以基准频率的几倍进行振荡(在fIN等于6MHz的情况下当前频率为138.75MHz)。该时钟确定地通过分频比值为n3及n4的分频器17、18而分频降至TXT频率或VPS频率(即6.9375MHz或5MHz的2倍)。也就是说，所提供的这两个用于划分这类数据的必要系统频率在任何时候都会象现有技术一样没有任何振荡特性。
利用数据启动的识别或TTD信号的出现，从对频率和相位都灵敏的PFD 1切换到仅对相位灵敏的PFD 2，从而由PFD 2根据所选择的标准把VPS时钟或者TXT时钟偏移成与所达到的数据同相。
图2示出了图1电路的一种选择实施方案，其中相同的电路成分用相同的参考编号来表示，在此没必要对其进行单独解释。
图2的变型电路除了包含图1的各部件，还包含一个联接在PFD 1及PFD 2的输出6、7与VCO 10的输入9’之间的多路转换器23。数据启动/Hs信号作为另一输入信号输入给多路转换器23。另外，图1所示实施方案的电容8和电阻11组成了一个RC网络，并接在多路转换器23的后面。
在图1的实施例中，集成在VCO 10中的多路转换器23的目的在于，首先根据相位检测器3的输出把VCO 10的输出频率调节到一个稳定值。在VCO 10振荡到该稳定的频率之后，多路转换器23通过控制信号“数据启动/HS”切换到相位检测器2的输出。
权利要求
1．通过生成各图文电视信号的标准扫描频率(fVPS、fTXT)，用一种锁相环电路从视频信号中恢复图文电视信号、尤其是VPS、TXT、WSS以及诸如此类信号的电路，其特征在于，所述的单个锁相环电路被设计用来从振荡器电路提供的基准频率(fIN)中生成多倍于相应扫描频率(fVPS、fTXT)的参考频率(fVCO)，而且，还设置一种分频器(17、18)用来从所述参考频率中获取相应的扫描频率。
2．如权利要求1所述的电路，其特征在于，所述锁相环电路具有其第一输入(3)被加上了基准频率(fIN)的频率及相位检测器(1)，其第一输入(5)被加上了图文电视信号(TTD)的相位检测器(2)，压控振荡器(10)，其输入侧施加有所述频率及相位检测器(1)和相位检测器(2)的输出信号，其提供参考频率(fVCO)的输出端与各分频器(17、18)的输入和频率及相位检测器(1)的第二输入(16)相联接，多路转换器(21)，其输入侧施加有各分频器(17、18)的输出信号，其输出与相位检测器(2)的第二输入(22)相联接。
3．如权利要求2所述的电路，其特征在于，在频率及相位检测器(1)的第一和第二输入(3、16)的前面各联接了一个另外的分频器(4、14)。
4．如权利要求2或3所述的电路，其特征在于，在频率及相位检测器(1)的输出和相位检测器(2)的输出之间接有一个另外的多路转换器(23)。
5．如权利要求1至4之一所述的电路，其特征在于，设置了相应的分频器(17、18)，用于从所述的参考频率(fVCO)生成加倍的扫描频率(2fVPS、2fTXT)。
6．如权利要求1至5之一所述的电路，其特征在于，所述的振荡器电路是一种石英振荡器电路。
7．如权利要求2至6之一所述的电路，其特征在于，为了生成PAL/VPS信号和PAL/TXT信号，设定了6MHz的基准频率(fIN)和138.75MHz的参考频率(fVCO)以及分频器(4、14、17、18)的下残暴分频系数。频率及相位检测器(1)的第一输入(3)前面的另外分频器(4)系数8(n1)，频率及相位检测器(1)的第二输入(16)前面的另外分频器(14)系数185(n2)，用来获取VPS扫描频率(fVPS)的分频器(17)系数13.875(n3),以及用来获取TXT扫描频率(fTXT)的分频器(18)系数10(n4)。
全文摘要
本发明涉及通过生成各图文电视信号的标准扫描频率(f
文档编号H04N7/087GK1320331SQ99811539
公开日2001年10月31日 申请日期1999年9月13日 优先权日1998年9月29日
发明者U·恩格莱特 申请人:因芬尼昂技术股份公司