专利名称：用于连接vlsi cmos电路的高速信号传输的利记博彩app
技术领域：
本发明通常涉及计算机信号通信，尤其涉及一种用于在一种具有减少功耗的总线或点对点连接上的多集成电路之间的数据、控制和地址信号的高速块传送通信的集成电路接口和方法。
在数字计算和其它数字应用中使用的半导体集成电路经常使用多个超大规模集成(VLSI)互连电路用来跨过单段或多段传输线路实现二进制通信。常规传输线路包含图形(Traces)，它们在一种适当的基片例如一种印刷电路板上被形成。每个传输线路可以被设计，例如，使用所谓微带图形和带状线路图形以便形成一种具有大约为50-70欧姆的特性阻抗的传输线路。另一方面，每个传输线路可以具有用它们的特性阻抗终接的相反的末端。在用于这种传输线路的激励器上的输出负载可以像25-35欧姆一样低。
为了消耗合理的功率，高频信号传输要求小振幅信号。对于一种在像GTL,HSTL,SSTL或RAMBUS那样的噪音环境中容易检测电压偏移(例如0.8-1.2V)的接收机来说，电流也必须非常大(例如每个激励器大约为50-60毫安)。一种典型的接收机使用一种具有在输入高压(VIH)和输入低压(VIL)之间形成的参考电压(VREF)信号的比较器。VREF信号是一种高阻抗DC(直流)参考电压，在整个时间不精确地跟踪电源，但不能响应瞬时噪音。按常规，高输出电压(VOH)和低输出电压(VOL)代表从发射源形成的信号，而VIL和VIH代表到达该接收设备的输入端的信号，尽管它们可能被认为是相同的信号。
图1A是说明使用RAMBUS技术的一种现有技术接收机10的方框图。该系统10包含一个经由信号线路103与内部输入接收机110耦合的衰减器100。VREF信号105与每个内部接收机110耦合。VREF从电源产生。通常，该电源的DC值有5％的变动。图1B是一个说明与高参考电压(VREFh)和低参考电压(VREFl)有关的实例信号的时序图125。VREFh和VREFl的值一般取决于过去经常产生VREF信号的电源变化。为了可靠地检测信号极性，要求大的电压偏移，即高压信号(VIH)和低压信号(VIL)之间的差值以及在VREF信号以上和以下的稳定的信号电平。现行的单端信号传输技术的电压偏移按常规大约为0.8V。
图1C是一个说明使用RAMBUS技术的现有技术接收机150的示意图的方框图。该接收机150对输入信号167和VREF信号154进行抽样直到该信号达到一种稳定电平，这时传送门160和165关闭。一旦传送门160和165关闭，检测门172就能够消除电流注入。图1D是一个说明用于一种实例信号的接收机150的操作的时序图175。该接收机150对输入参考信号和输入信号抽样直到该信号达到一种稳定电平，例如一种低逻辑电平(VIL)，并且，当输入信号稳定时，该接收机将读出该输入信号值。如上所述，为要可靠地进行信号检测，该信号电压偏移必须快到足以允许所有的接收机150以一种用于建立时间和保持时间的足够余量抽样一个稳定的信号。这种电压偏移应发生在小于30％的最小周期时间内以便允许用于信号偏离(skew)时间，建立时间和保持时间的余量。在一种工作在高频的大容量加载环境中，当在该激励器电流中有附加负荷的情况下，当最小周期时间减小到1毫秒以下时，用于信号偏离时间，建立时间和保持时间的余量也将减小。由IEEE P1596.3使用的低压差动信号传输(LVDS)以运行问候信号为代价通过使用250mv电压偏移能克服这些问题。运行问候信号必然增加引线数目和增大组件尺寸。
另外，计算机系统一般使用一种总线系统，在该系统中，若干设备被连接到该总线。它们中的大多数使用时钟以便使数据信号，地址和控制信号生效。图21说明一种用于DRDRAM的现有技术系统2100，该系统使用一种具有两段(segment)2136和2138的时钟线路2130。一段2136从该数据总线的一端延伸到接近该总线第二末端的一个转向点2137。另一个时钟段2138从转向点2137反向延伸到该数据总线的第一末端。该信号总线2120传送数据信号，地址和控制信号。当该时钟2132被该设备使用以便接某一信号时，这种拓扑结构保证在该总线2120上发送的该信号始终同步出现在同一方向传输。如果加载完的所有信号和时钟几乎是相同的，并且该时钟2132用于抽样和接收该信号，那么这一工作是非常成功的。但是，有时该系统可能要求两倍于该数据带宽，在这种情况下，即使地址和控制信号是相同的，并且能被共享，这类总线系统也需要将信号数量增加一倍。
因此，在用于低成本VLSI数字系统的现有技术中，对于大量的单端信号的高频操作需要低功率激励器和可靠的接收机。
本发明的一个系统使用小偏移(swing)差动源同步电压和定时参考信号(SSVTR和/SSVTR)以便比较从高频信号传输的相同集成电路中产生的相同偏移的单端信号。“/”被用来表示逻辑非(NOT)。在传输线两端所有信号以它们的特性阻抗进行端接。每次SSVTR和/SSVTR触发时，有效信号被该发射集成电路驱动。每个信号接收机包含二个比较器，一个用来将该信号与SSVTR比较，而另一个用来将该信号与/SSVTR比较。一个当前信号的二进制值任选地确定哪个比较器通过使用异或逻辑与SSVTR和/SSVTR耦合。直到SSVTR和/SSVTR已改变它们的二进制值之前，在该接收机中所连接的比较器检测信号二进制值是否发生变化。人们又一次理解每次SSVTR和/SSVTR改变它们的二进制值时，该信号可以改变它的二进制值。SSVTR和/SSVTR最好与该信号同步。
本发明的方法包括以下步骤，获得一个振荡源同步电压以及时序参考信号和它的互补信号(SSVTR和/SSVTR)，并接收一个进入的单端信号。该方法用第一比较器将振荡参考信号与进入的信号相比较以便产生第一结果，用第二比较器将互补信号与进入的信号比较以便产生第二结果。然后，该方法选择第一结果或第二结果中的一个作为基于以前信号的一个输出信号。选择该结果之一的步骤包括将该输出信号与参考信号(SSVTR)和互补信号(/SSVTR)进行比较。选择步骤进一步包括在当前被耦合的比较器的基础上从以前的信号向着第一或第二结果操作该输出信号。如果进入的信号已改变，该选择步骤包括维持相同的被耦合的比较器。如果进入的信号保持相同的信号，该选择步骤包括去耦当前被耦合的比较器，然后连接其它的比较器。那时该方法才允许该电路稳定。
该系统和方法有助于取消对用于比较小偏移单端信号的高阻抗VREF信号的需要。这将使所需要的三个不同的电压电平(输出高电平，输出低电平和VREF电平)减少到二个不同的电压电平(输出高电平和输出低电平)。取消VREF将减小必要的电压偏移，从而减小功率消耗。当该信号在每个周期被改变时，使用具有双比较器的接收机允许该接收机与相同的比较器耦合。根据该信号和SSVTR的当前二进制值，只有一个比较器被耦合。该系统具有一种逐一地可调的延迟使得每个接收机对该比较器进行耦合或去耦，因此，在源同步信号的传输期间能减小偏离效应。该系统具有多路差动源同步电压和时序参考信号以便对在诸如具有许多信号的微处理器或系统控制器的相同的集成电路中的多路单端信号进行比较。该系统和方法在单端信号传输系统中能有利于提供差动信号传输。
使用同样的概念，该系统可以具有双向互补辅助源同步电压和时序参考信号以便比较双向单端信号。该系统可以具有一个激励器或发射机以便控制在整个信号周期占主要部分的信号转换速率，从而减小输出电流。该系统可以具有像上拉电阻或栅极接地的P-沟道那样的内部阻抗匹配电路以便对在CPU和超高速缓冲存贮器之间或CPU和系统控制器之间的点对点连接的两端的传输线路的特性阻抗进行匹配。在有用于存贮器，处理器的内部数据总线或其它宽数据总线类型集成电路的差动总线的可比较的抗扰度情况下，该系统具有一种双比较器电路以便使用两个被发射和接收的辅助信号变换单端总线。该系统最好具有慢速接通和慢速关闭的可变的发射机的设备尺寸以便使在每组SSVTR和/SSVTR中的所有信号和一起被发射的多个信号具有类似的转换速率。此外，人们将理解控制信号和地址信号可以在不同于数据信号的不同的信道上发射。这就能够以不同于数据信道的不同频率运行控制信道和地址信道，从而使不同的负载能应用于每个信道。
图1A是说明基于现有技术的RAMBUS的接收机的方框图。
图1B是说明图1A现有技术接收机的信号电平的时序图。
图3C是说明基于另一种现有技术RAMBUS的接收机的示意图。
图1D是说明图1C的现有技术接收机的时序图。
图2A是说明一种根据本发明具有一个主从设备的系统的透视图的方框图。
图2B是说明具有在两端连接阻抗匹配电阻器的传输线路的图2A系统的方框图。
图3A是说明与信号检测时间有关的差动参考信号SSVTR和/SSVTR的时序图。
图3B是说明与一个单端信号有关的SSVTR和/SSVTR的时序图。
图4是说明单端信号接收机的高层示意图。
图5是说明通信信号从发射机跨越传输线路到接收机的方法的流程图。
图6A是说明用于所有信号的慢接通和慢断开的示意图。
图6B是说明具有可调节信号转换速率的激励器和信号之间的偏离的示意图。
图7A是说明在第一实施例中的图4的单端信号接收机的示意图。
图7B是说明在第二实施例中的图4的单端信号接收机的示意图。
图7C是说明在第三实施例中的图4的单端信号接收机的示意图。
图7D是说明在第四实施例中的图4的单端信号接收机的示意图。
图8A是说明图4的SSVTR对/SSVT比较器的电路详细情况的示意图。
图8B是说明图4的/SSVTR对SSVTR比较器的电路详细情况的示意图。
图9是说明具有逐一可调的延迟以便消除传输期间偏离的接收机的示意图。
图10是说明信号波形以及它们之间的偏离。
图11是图2系统的硬布线布局的透视图。
图12A是说明根据本发明的点对点系统的方框图。
图12B是说明在该集成电路内部具有阻抗匹配接地栅极P-沟道设备的图12A的点对点连接的方框图。
图13A是说明在单个集成电路上的单向信号传输系统和双向信号传输系统的透视图方框图。
图13B是说明在单个集成电路上的四个信号传输系统的透视图的方框图。
图14A说明现有技术固定的参考电压，其值大约在逻辑高电压电平和逻辑低电压电平的中点。
图14B说明辅助参考信号，它像任何信号一样具有相同电压偏移。
图15A说明一种放大数据信号和参考信号之间的差异的差动放大器。
图15B是说明控制逻辑的方框图。
图16是说明具有通过一种省电信号或当不使用时用于关闭供给接收机电源的接收机启动信号来选通的差动放大器的单端信号接收机的电路图。
图17是说明在从读到写要求快速总线转向或反之亦然的应用中的信号转移时间的时序图。
图18是说明点到点系统的方框图。
图19示出具有信号同时被接收的多总线系统。
图20是说明具有用于获得较宽带宽的三总线系统的方框图。
图21说明用于DRDRAM的现有技术系统，该系统使用一种具有二段的时钟线路。
本发明提供在多路复用总线中或在多路VLSI设备之间的点对点连接中用于高速通信的信号传输系统和方法，并且相对于连接单端信号的现行的方法提供较低的功率损耗。该信号传输系统可以用来将具有多路复用总线的多个存贮器设备连接到一个用于数据，地址和控制信息的分组传输的存贮器控制器。通过使用多总线，像DRAM那样的设备，交叉点开关，处理器，宽SRAM以及系统控制器能够合在一起以便获得大于四千兆字节/秒的带宽。实际上，需要计算机或其它数字系统的所有信号都可以在这个总线上被发送。精通该技术的人们将认识到在该计算机系统中的所有像CPU的设备需要这种系统的方法和总线结构。
图2A是说明根据本发明具有经由总线结构(传输线路)215被耦合到多个从设备(接收机)210的主设备(发射机)205的系统200的透视图的方框图。如所说明的那样，配置主设备205是为了例如将包含单端信号S0-S17，小偏移辅助源同步电压以及定时参考信号SSVTR和/SSVTR，并行的电源线(未示出)和接地线(未示出)的二十(20)个信号经由传输线路215传送到每个从设备210。“/”被用来表示逻辑非(NOT)。如协议所定义的那样，信号S0-S17可以是多路复用的或非多路复用的数据信号，控制信号或地址信号。也许有像用于由协议所要求的其它目的的时钟或初始化附加信号或者像系统同步那样的附加信号。
如图3A所示，当每次SSVTR和/SSVTR信号触发(翻转)时有效信号由主设备205驱动。人们将懂得，从设备210可以包含多路接收机(图4中的405)，在那里，每个接收机包含二个比较器，一个用于将该信号与SSVTR比较，而另一个将该信号与/SSVTR比较。一个当前信号二进制值任选地通过使用具有SSVTR和/SSVTR的异或逻辑确定哪个比较器被耦合到输出端420。直到SSVTR和/SSVTR改变它们的二进制值之前，接收机405中的被启动的比较器检测在信号二进制值中是否发生变化。
对于总线或点对点上的芯片对芯片通信，所有信号最好在大致相同时间从相同芯片传输到在该总线上被连接的另一个芯片或多个芯片，并且具有大致相同的负载，偏移和转换速率(当这些信号正在转移时)。同样地，对于内部芯片这些信号最好也在大致相同的时间从相同区域或块被驱动到在相同区域中的其它区域或其它块，并且最好具有相同负载，偏移和转换速率(当信号正在转移时)。下面描述的图19和20说明用于保证信号在大致相同时间被驱动的一种系统和方法。
为了非常便利在这一外部总线上的高速数据传输速率，当SSVTR为低电平(即/SSVTR是高电平)时，该总线周期便开始。当SSVTR是低电平时，在该周期期间所有分组传输开始，并且以SSVTR正在变为低电平结束，以便容易预置用于该信号的最后二进制值的接收机405。这就允许偶数位的猝发传输。当信号是双向时，由于SSVTR和/SSVTR的传输延迟或稳定的原因，当该信号需要改变方向时(由于信号的多路复用特性)，需要一个以上的空周期以便使该总线稳定下来。在下面所描述的图17说明用于总线转向的双向定时以避免丢失空周期。
图2B是说明具有在两端连接外部阻抗匹配电阻器220的传输线路215的系统200(图2A)的方框图，该电阻器具有等于最好在50-70欧之间的特性阻抗的终端电阻。该终端电压被标注为VTT，对于2.5V工作电压(用于2.5V的VCC和0V的VSS)它最好为1.8V左右。额定电压偏移最好设置为小于1V，最好小于电源电压的40％，并且最好设置在500mv。因此，如图3A所示，输出高电压(VOH)为1.8V，而输出低电压(VOL)为1.3V。
图3A是说明相对于信号检测时间的辅助参考信号SSVTR和/SSVTR的时序图。SSVTR在VOL开始，而/SSVTR在VOH开始。在第1周期中，主设备205在相同时间将所有包含/SSVTR的正在进行中的低电平信号驱动到VOL，而终端电阻220将SSVTR上拉到VOH。高电平的单端信号通过终端电阻保持在VOH。恰当的检测时间，即用于检测输入信号的逻辑电平的时间，是在SSVTR和/SSVTR的转移连接之后并在稳定时间之前，即当SSVTR和/SSVTR在VIH或VIL到达稳定状态时。SSVTR和/SSVTR最好具有相等的上升时间和下降时间，其中，每个上升时间和下降时间近似为任何参考信号的周期时间的一半。
图3B是说明与单端信号有关的SSVTR和/SSVTR的时序图。单端信号开始时在高电压处等于/SSVTR，然后随着/SSVTR转移到低电压。然后该单端信号保持在低电压。因此变为等于SSVTR，然后随着SSVTR转移到高电压。然后单端信号保持在高电压，因而变为等于/SSVTR。
图4是说明具有用于每个信号线路215的接收机405的单端信号从设备210的高层示意图。每个信号接收机405具有二个比较器410，一个比较器410a用于将一个进入的单端信号“SNx”与SSVTR比较，另一个比较器410b用于将SNx与/SSVTR比较。两个比较器410都具有有选择地经由开关415耦合到一个输出终端420的输出终端。人们懂得传输到输出终端的该输出信号(SN)最好是全干线(rail)信号(0V-2.5V)。
如上所述，SSVTR最初设置为VOL，而/SSVTR和SNx最初设置为VOH。SN最初设置为一个全干线高输出电压。因此，该比较器410a放大减去低电压SSVTR的高电压SNx，从而提供高输出信号。比较器410b放大减去高电压/SSVTR的高电压SNx，从而提供一个噪音放大的未知的输出信号。开关415选择通过异或(XOR)逻辑门425被控制。尤其是，XOR门425a将一个被放大的全干线SSVTR信号(VT)与输出信号SN比较，并产生用于控制开关415a的一个控制信号。XOR门425b将全干线/SSVTR(/VT)与输出信号SN比较，并产生用于控制开关415b的一个控制信号。在这种初始状态中，只有SSVTR和相应的VT为低电平，从而使XOR 425a驱动关闭的开关415a。因此，比较器410a输出(高电平)到达输出终端420。XOR 425驱动打开的开关415b，从而防止从比较器410b进入无用的输出信号。这时，接收机是稳定的。
按照在图3B中所说明的例子，该单端信号SNx转移到低电压。像自始至终那样，SSVTR和/SSVTR相反地转移到另一种极性。因此，SSVTR和/SSVTR一达到在它们之间的预定的差值(最好为250mV)VT和/VT就转移。类似地，SSVTR和SNx一转移到它们之间的预定的差值(最好为250mV)，比较器410a也转移(到低输出电压)。人们懂得从外部信号SNx到产生输出信号SN的路径和用于全干线信号VT和/VT生成的路径，每个路径包含一个比较器410或435以及二个反向器430或440。因此，每个XOR 425将根据由比较器410和435比较的速度接收新的输入信号。在这个例子中，通过图3B的时序图的例子显而易见，SSVTR和/SSVTR在相同时间将达到一个预定的差值，从而SSVTR和SNx达到相同的预定的差值。因此，XOR 425a将继续接收差动输入，从而维持被关闭的一个开关415a，并使比较器410a的低输出电压通过而达到输出终端420。这时，接收机仍然使稳定的。
依然按照图3B的例子，单端信号SNx不转移。像自始至终那样，SSVTR和/SSVTR相互相对于另一种极性转移。因此，当前被启动的比较器410a继续驱动一个低输出电压。当SSVTR和/SSVTR到达相对于另一种极性的预定的差值时，只是在SSVTR到达像SNx那样的相同电压之前(从而避免该输出信号的一种未定状态的可能性)，XOR425a将关闭，而XOR 425b将接通。从该时间/SSVTR开始上升，比较器410b可以驱动一个低的输出电压。这时，接收机仍然是稳定的。
每个接收机405能够容易地检测并放大大约100-250mV的非常小的信号。如果在单端信号SNx中发生转移，那么，输出信号SN具有与它的以前的信号电平相反的新电平。因为SSVTR(或/SSVTR)和单端信号已转移，所以相同的比较器410仍然耦合到信号输出端。如果单端信号SNx没有转移，那么，该信号输出SN不改变，在转移开始被耦合的比较器410在SSVTR和/SSVTR接收机已放大它们的新的二进制状态(VT&/VT)之后从该输出端被去耦，而具有相反的/SSVTR(或SSVTR)的其它比较器410被耦合以便提供该信号输出。因此老的输出电平被恢复。
不使用XOR接收机405也可以被实现。这可以通过使用在初始周期中SSVTR和/SSVTR的已知极性和所有单端信号起始高电平来实现。该SSVTR和/SSVTR在每个周期转移。因此，在每个周期中它们的极性可以通过检验某个同步系统中的系统时钟和在偶数时钟周期中定义周期开始(即在该偶数时钟周期中SSVTR为低电平，而/SSVTR为高电平)来确定。然后，只有该输出信号被监视以便根据输出信号SN在每个周期是否改变状态使比较器410耦合和去耦。如果输出信号SN改变状态，那么被耦合的比较器就听其自然。如果该输出信号SN没有改变，那么被耦合的比较器就被去耦，而其它的比较器被耦合等等。
使本发明具体化的某系统能够使所有信号被连接以便降低阻抗源，能够使所有信号产生电压和在抗扰度方面实际上有差别的噪音条件，并且与其它像RAMBUS,HSTL或GTL单端信号传输技术比较能够减小电压偏移。在该示范性的实施例中被实现的0.5的小偏移允许用于当与其它现有单端信号传输技术比较时具有低得多的功率消耗的很高的信号速率。此外，人们懂得，每个接收机405在该信号转移期间放大该单端信号SNx而不需要常规时钟或其它定时信号，SSVTR,/SSVTR和它们被放大的变形VT和/VT除外。
图5是说明通信信号从主设备205跨越传输线路215到接收机405的方法500的流程图。方法500从主设备205开始，在步骤505中将SSVTR设置为VOL，而将所有的单端信号(/SSVTR和SNx)设置为VOH，并且在步骤510中将所有单端接收输出(SN)设置为全干线高电平。接收机405在步骤515中使比较器410a耦合，该比较器将SSVTR与每个传送到该接收机405的输出端420的单端信号SNx比较。在步骤517中的接收机405使该传输线路上的所有信号稳定下来。步骤505-517叫做系统初始化。
在步骤520中的主设备205同时将SSVTR和/SSVTR驱动到它们的相反的状态，并将所有单端信号SNx驱动到它们所希望的电平。步骤530中的接收机405在各自的比较器410中将单端信号SNx与SSVTR和/SSVTR比较。在步骤540中的接收机405决定该单端信号是否被转移。如果转移，那么在步骤545中的接收机405将该结果传递到输出端420，并保持相同的比较器410被耦合到该终端420。如果没有转移，那么在步骤550中的接收机405使以前的比较器410去耦，将其它的比较器410耦合到输出端420，并保持相同的输出信号(SN)。在步骤555中的发射机405决定该信号猝发是否继续。如果继续，那么方法500将返回到步骤520。否则，方法500结束。
图6A是说明一种慢接通和慢断开用于单端信号的主设备205的示意图，该主设备在第一实施例中叫做发射机600。发射机600包括一个被耦合到用于精确地使输出偏移适合于在VT下面500mv的传输线路610的NMOS下拉设备605。NMOS下拉设备605包括一个下拉NMOS晶体管T1，它的源极被耦合到传输线路610，它的漏极被耦合到地，它的栅极被耦合到偏离控制电路620。偏离控制电路620包括一个CMOS反向器，该反向器包含被耦合在二个电阻器R1和R2之间的二个晶体管T2和T3。连接到CMOS反向器的输入端被耦合到信号控制设备625。例如，为了产生SSVTR和/SSVTR，该信号控制设备625可以是一个振荡器。人们懂得，下拉数量在初始化期间可以使用一个电阻器(未示出)和一个串行引线(未示出)进行调节以便为任何工序或设备变更设置正确的电压偏移。在固态电路期刊第25卷(I)150-154页(1990.2)Hans Schumacher等人发表的题为”CMOS亚毫微秒True(真)-ECL输出缓冲器”中已示出的使用反馈技术进行控制的类似方法也可以使用。在该传输线路610的两端(当被R1和R2控制时)维持20ma电流并具有50ohm的并行终端在所有条件下将产生500mv偏移。为了在输出端具有慢速升降时间并使反射、信号耦合以及终端网络开关噪音减至最小，偏离控制电路665控制下拉晶体管T1以便慢速接通和断开。在对于500mv的转移时间为0.8ns(毫秒)的情况下，最佳转换速率为1.6ns/volt。
对于一个均匀地转移像斜坡那样的信号，信号的最佳转换速率在一种给定的技术中是二个反向器延迟和一个异或延迟总和的四倍。在具有2.5V工作电压的0.25μCMOS技术中，反向器延迟为50微微秒，而异或延迟大约为120微微秒。因此，最佳转换速率大约为880微微秒。对于在600MHz的速率以上所传输的信号，该信号转换速率最好小于该信号速率的110％。如果该信号达到比该转换时间早3/4的它的终值的75％，那么对于指数信号的最佳转换速率就稍微快一些。该差动信号最好跨越经过电压转移的中间。在大约经过电压转移的3/4路径处，该信号具有大约250mv的差值，该差值能迅速地变换为一个大的偏移信号。在接收非转移的单端信号时，为了避免噪音放大和防止信号耦合到该接收机输出端，在75％(电压转移路径的3/4)和最终信号值之间的转移时间最好大于二个反向器延迟和该异或延迟的总和。该转换速率能进行得像处理放大的噪音那样快，以便到达该比较器410的输出端，比较器的输出被耦合到输出端420。这就是说，在接收一个非转移的信号时，在该比较器输出改变状态之前开关415根据噪音放大的状态将转换状态。当前被耦合的比较器410的输出接近一种未定的(噪音被放大)状态。在未定的输出变为有效之前开关415必须转换状态。人们还懂得，设备不匹配，制造公差以及信号反射将影响速度，比较器410的输出以这样的速度达到未定的状态。随着该技术的改进，门延迟，较快的转换速率和较快的信号速率将能够实现。
图6B是说明在信号之间具有可调节的信号转换速率和偏离的的主设备205的示意图，在另一种示范性的实施例中叫做发射机650。发射机650包括一个被耦合到传输线路610以便精确地使输出偏移满足在VTT下面500mv的要求的NMOS下拉设备655。该NMOS下拉设备655包括一种被并联连接的下拉NMOS晶体管660，每个晶体管具有被耦合到传输线路610的它的源极，被耦合到地的它的漏极，以及被耦合到偏离控制电路的它的栅极。偏离控制电路655包括一个CMOS反向器，它包含二个被耦合在二组并联连接的电阻器670和675之间的晶体管T2和T3。连接到CMOS反向器的输入端被耦合到信号控制设备625。该晶体管组670和675调节升降时间。人们懂得，升降时间最好尽可能对称以便具有中点跨接所有信号和通过差动接收机读出所有信号以便使这些信号同步出现。实现对称性以及设置转换速率和输出偏移可以在测试相位期间通过烧断保险丝(未示出)或在电路板的初始化期间通过设置一个寄存器(未示出)来完成。
信号转移时间比信号速率可以稍微高一些。在某些负载量大的总线中，偏移可以增大以便对传输损失引起注意，但仍然为接收机210提供500mv以便容易读出。人们还懂得根据技术，负载，接收机捕获和分辨率延迟使各种转换速率，指数转移时间和电压偏移成为可能。甚至当猝发时在转移时间达到它们的终值的90-95％的情况下转移时间可能稍微比信号速率高。也可以在调节之前使用该门中的NMOS下拉大小和电阻器，在测试单端信号和SSVTR及/SSVTR之间的偏离期间调节转移时间，使用像激光保险丝烧断或设置寄存器代码的众所周知的技术以便获得在图10中所示的信号波形形状。如图10所示，在SSVTR和/SSVTR转移之前所有单端信号SNx应该被重合或小于50psec(微微秒)。当在该范围的测试之后这种偏离可以调节。
图7A-7D说明图4的每个信号接收机405的另一种实施例。人们懂得，接收机405的比较器410必须在每个周期期间工作，从而要求小的捕获和分辨率延迟，没有输入电流取入并且没有电流注回到信号线路中。公用差动放大器满足所有这些要求。参照图7A，接收机210使用双差动放大器702，一个差动放大器702a用于将信号Snx与SSVTR比较，而另一个差动放大器702b用于将信号SNx与/SSVTR比较。为完备起见，一个差动放大器702的简短的说明被提供。该差动放大器702始终被启动。根据信道尺寸，当SSVTR电压高于SNx电压时，更多电流被驱动跨过PMOS晶体管T10，从而在节点707将输出电压拉高(接近VCC或2.5V)。当SSVTR电压小于SNx电压时，更多电流被吸入跨过NMOS晶体管T11，从而在节点707将输出电压拉低(接近VSS或0V)。该差动放大器将0.5V(小偏移)输入转换到一个大的偏移(0V或2.5V)电压。
差动放大器的输出被放大，并通过反向器704转换，经过CMOS传输门706一起被连接在节点708。该传输门706有选择地工作，它取决于分别具有SSVTR或/SSVTR，即VT或/VT的被异或的以前信号(SN)的被放大的状态。在达到它们各自逻辑电平的SN,VT和/VT之间没有用于小的定时变化的低频干扰情况下所设计的异或-R是稳定的。
在图7A中所示的各种实施例说明一种始终被启动的差动放大器，该放大器像另一种实施例700那样只有一个有选择地被启动用于小设备数目和更高速度的传输门。图7B像一种实施例720那样说明一个能被同时启动或不能被同时启动的差动放大器和传输门。像另一种实施例740那样，图7C说明一种差动放大器，该放大器由用于低功率的相同的异或启动，结果在异或输出的转移期间能快速关闭传输门，而在该异或稳定以后能慢速启动传输门。像另一种实施例760那样，图7D说明一种具有用于低功率应用的1.2V终端电压的P-沟道差动放大器。当该接收机或该设备没有被选择时，或该设备处在非常省电模式中，为了减小功率，所有差动放大器门可以被关闭。该差动放大器可以通过断开晶体管T11来关闭。
通过使用图7D所示的1.2V终端和接收机405，功率消耗还可以再减少33％。这就是说，电压偏移将从1.2V下降到0.7V，结果对于便携式系统允许离接地反射的合适余量和低功率消耗。该工作频率可以与总线上数量较少设备相类似，该频率与较小波形因数的便携式设备通用。该发射机205还可以是一种NMOS下拉T1或NMOS下拉660的并联连接。除该差动放大器702变为一种镜像外，接收机的工作是类似的，由于增加了P-沟道的设备尺寸，因而当信号正在进入用于类似特性的P-沟道门时该门容量大约增加二倍。将小偏移差动信号快速转换到大偏移差动信号的其它差动放大器的配置可以轮流地被使用，以替代所示的差动放大器。精通该技术的人将认识到另一种实施例可以使用二个不同的VTT，一个用于具有500mv偏移的等于1.8v的信号，而另一个用于具有300mv偏移的等于1.7V的振荡参考信号。在同一时间所有信号被转移，并且具有类似的转换速率。相同的发射机和接收机对可以控制多路VTT系统。
在接收机405中的每个差动放大器的DC偏置点被这样配置，当二个小偏移电压(被启动的差动放大器的单端信号SNx和SSVTR或/SSVTR)接近VIH时使得接收机405输出电压低于VCC的一半，而当二个小偏移电压接近VIL时该输出电压高于VCC的一半。当该单端信号SNx没有改变状态，并且被启动的差动放大器的SSVTR或/SSVTR在该放大器去耦之前正接近该差动信号时该偏压考虑到输出信号SN的适当余量并保持该输出信号。
由于接收机405在用于一个小偏移单端信号的信号转移期间工作，在该信号电平到达VIH/VLL或VREF后在以前的信号传输技术中从某个被规定的时间起的建立和保持时间的概念不再适用。也没有VREF(参考电压)用来与该信号电压比较。通过取消用于建立和保持所需要的定时以及必须能够实现用于在VREF附近读出的电压余量的定时，工作频率随着功率消耗的降低将大大地增加。此外，所有接收机405被自动定时，而不需要一种全球时钟，从而允许接收机405单独地被调节，以便消除插件板或组件电平传输偏离。
图8A和8B是说明图4的比较器435的电路详细情况。每个比较器435包括类似图7A的差动放大器702的差动放大器802(图8A)或852(图8B)以及串行的多级反向器804(图8A)或854(图8B)。比较器802和852(VT1,VT2,VT3,/VT1,/VT2和/VT3)的全干线信号被传输到所有单端接收机的XOR 425(图4)。根据对大致等于接收机405输出信号SN生成路径的速度的信号速度的测试，VT1,VT2或VT3的选择被确定。
图9是说明具有单个可调延迟以便消除在传输期间的偏离以及通过比较器410将小偏移转换为大偏移的接收机405的示意图。为了将工作频率或电压偏移调节到最佳特性，每个接收机405具有一个用于存贮数据的寄存器905以便使三个VT1和/VT1,VT2和/VT2，或VT3和/VT3中的一个能够输送到XOR 425(图4)。
图11是一个用于双向信号通信的被组合的主设备1100的硬布线布局的透视图。主设备1100包括被耦合在一起的接收机405和返回发射机1105。尤其是，每个被接收的单端信号，如信号S0被耦合到一个相应的接收机405，如接收机S0和被耦合到一个相应的发射机1105，如发射机T0。最好是，所有单端信号SNx可以和SSVTR和/SSVTR参考信号组合在一起。但是，精通于此技术的人们认识到，对于给定的操作频率SSVTR和/SSVTR负载和信号不平衡会减少可以被组合在一起的信号Snx的数目。如图11所示，该布局被完成以便使在SSVTR，/SSVTR和所有单端信号时的电容，电阻和电感保持平衡。此外还由于SSVTR和/SSVTR传送到所有接收机405，因此对于SSVTR和/SSVTR的总负载必须减到最小。
通过使用具有非常低的功耗和封闭的物理包装，该总线可以做得尽可能短，因而同样也允许用于短的传播时间和高的数据速率。如图2B所示，电阻终接的控制阻抗传输线路能以1Ghz(1毫微秒周期)信号速率工作。该传输线路的特性强烈地受由像安装在该总线上的DRAM那样的集成电路引起的负载的影响。这些集成电路将集总电容附加在该线路上，从而既降低该线路的阻抗又减小传输速度。在被加载的环境中，该总线阻抗可能大约为25欧姆，传播速度大约为7.5厘米/毫微秒。应当注意的是不得同时从二个设备驱动该总线。因此对于小于12厘米的总线来说，为了从一个驱动器转换到另一个驱动器，必须有一个空周期(例如2毫微秒)使该总线稳定。对于较长的总线，也许需要大于一个周期，以便在一个新的发射机能够驱动该信号之前使该信号稳定下来。与RAMBUS不同，该总线的长度确是以猝发方式从相同的设备减小工作频率。
图12A是说明一个点对点系统的透视图方框图，该系统包含一个经由传输线路1215被耦合到一个双向从设备1210的双向主设备1205。传输线路1215包含上部信号SNx线路1220，下部信号SNx线路1225和SSVTR和/SSVTR线路1230。如图12B所说明的那样，该图是一个说明在内部装有使用接地栅极P-沟道设备的终接电阻1235的点对点系统1200的透视图方框图。这样就取消对空间的需要以便连接外部电阻并减少成本。人们认识到，该终接电阻1235可以使用内部电阻代替接地栅极P-沟道设备来实现。具有适当的特性阻抗的两个终端最好用于总线上的双向信号。由于内部芯片块在物理上最接近，因此不需要阻抗匹配电阻。使用小的上拉设备就足够。类似地，当内部芯片连接在物理上最接近时，阻抗匹配电阻可以用小的上拉设备替代以便降低成本和功率，并维持相同的转换速率。
人们将认识到，对于像SLRAM,DDR SDRAM或DDR SRAM那样的设备，要求多总线，在那里，信号同步地被传输和接收。图13A是说明用于在一个单集成电路上的SLDRAM的一种组合的单向和双向系统1300的透视图方框图。系统1300包含一个经由传输线路1315被耦合到从设备1310的主设备1305(例如SLDRAM)。主设备1305经由地址和控制线路1320和1325发送地址和控制信号，跨过数据线路1330和1335发送/接收数据信号，在SSVTR和/SSVTR线路1340上发送第一组SSVTR和/SSVTR参考信号(即SSVTR0和/SSVTR0)以便检查该地址和控制信号，然后将第二组SSVTR和/SSVTR参考信号(即SSVTR1和/SSVTR1)发送到从设备1310。该系统1300的地址和控制部分管理只由从设备1310所需要的单向信号。该系统1310的数据部分是双向的，该双向基于该控制信号是否规定了一个读(READ)或写(WRITE)操作。
对于一个SLDRAM，40比特命令和地址以四个10比特字的信息包被发送。可以叫做系统差动时钟的SSVTR0和/SSVTR工作在500Mhz。一个锁相环(未示出)用来锁定时钟频率并用于各种内部目的的定时以及驱动在1Ghz数据速率的两个边缘上的SSVTR1和/SSVTR1的数据输出。所有高频信号终接在具有它们的特性阻抗的总线的两个末端。在存贮器的控制器末端上的终端负载可以包括外部电阻，内部电阻或内部接地栅极P-沟道设备，因为该存贮器的控制器通常是主设备并且是固定的。由于部件(SLDRAM)1310(像从设备那样工作)的数目是可变的，因此在传输线路的末端该部件1310最好终接外部电阻。18比特双向数据总线1330和1335工作在像用于同步的系统时钟那样相同频率，并且以八个18比特字在四个时钟周期(8毫微秒)内或以2.25千兆字节/秒速率从单个SLDRAM发送数据。要注意通过增加空的门和线路以便看起来类似于SSVTR1和/SSVTR1使SSVTR0和/SSVTR0上的负载平衡。由于对于所有信号来说负载是类似的并且允许类似的余量，因此这种负载平衡形成转换速率。
当要求较高的带宽时，如图14B所示，系统1350可以使用四个总线。在有单个存贮器的控制器1305情况下，使用两个SLDRAM 1310的分离信道。这种配置允许4.5千兆字节/秒的峰值数据带宽。虽然该系统1310不要求同步时钟用于发射机1305或接收机1310，但该系统1350可以使用同步时钟以便在同步的DRAM和SRAM的现存的协议的情况下在易于测试并且有效的特定时间和频率发送数据。为了减小噪音和系统功率不使用用于同步的高速时钟而是使用一个慢速时钟的片上倍增器或一个内部环形振荡器以便在高频发送数据可能是所希望的。人们认识到，精于此技术的人们可以依靠本发明的讲授来实现各种尺寸，同步或异步，和宽的带宽系统。
下面将提供进一步解释图4的输入和输出电路210的五个概念。
第一个概念涉及具有辅助参考信号。如图14A所示，现有技术系统使用一种固定的其值大约在逻辑高电压电平(VOH)和逻辑低电平中间。VREF发生器(未示出)通常具有来自用于产生它的电源变化的DC偏移，这种变化以“VREFH”和“VREFL”形式被说明。由于在电源电压中的瞬时变化，接地反射(bounce)，以及与相邻信号耦合的电容和电感，还具有一些AC噪音。传送到在现有技术的接收机中所使用的比较器的差动偏移通过箭头来说明。应该注意，在现有技术中的错误情况差动信号将是该信号的总电压的1/3-1/4。
如图14B所示，本发明的系统和方法使用像任何信号(例如数据或控制)一样具有相同电压偏移的辅助参考SSVTR和/SSVTR。在一种优先实施例中，该电压偏移是具有1.8V的逻辑高电压(VOH)和1.3v的逻辑低电压(VOL)的500mv。人们将认识到，在这种信号传输系统的操作期间，在每一瞬间该辅助参考电压的平均值大约在VOH和VOL的中点。该信号和辅助参考信号具有相同的转移时间和电压偏移，并且在相同时间从被发送到该接收机的相同的源(用于内部芯片的相同设备或用于内部芯片的相同的通用地址)开始。换句话说，该辅助参考信号看起来就像任何其它信号一样。但是，每次其它信号需要发送时，该辅助参考信号就被触发。由于该辅助参考信号同时使用电源和大地，因而所有噪音为共模。因此，在现有技术中所需要的信号偏移的VREF变化(VREFH和VREFL)在本发明的系统和方法中不需要。由于数字信号传输的二进制特性，在该参考转移的开始和结束将始终具有与该信号相反的极性。因此，一个当前的参考(信号)具有在某个时间产生的大约500mv的总偏移，从而能使比较器比只具有总信号偏移的1/3或1/4的现有技术系统更早地读出该信号电压。该信号和参考信号转移时间可以是现有技术所需的转移时间的一半以便在信号变化期间获得相同的差动信号。精于此技术的人们认识到，对于最佳特性，VOH和VOL应设置在低于电源几百毫伏并高于大地几百毫伏之间的任何地方，在电源和大地之间的电位差为500毫伏。尤其在内部芯片通信中，如果该设备失配被减小并且信号的反射很小或没有，那么该电位差可以进一步减小到200mv-300mv。
第二概念涉及具有用于每个进入信号的双比较器。再参照图4，由于该信号与两个辅助参考信号比较，因此每个接收机210具有两个比较器。一个将信号SNx与SSVTR比较，而另一个将信号SNx与/SSVTR比较。在猝发转移开始，在它的输入端具有全差动信号的比较器被耦合到接收机210输出端，而另一个没有差动信号的比较器从接收机210输出端被去耦。这是通过初始化来完成的。如果信号SNx和被耦合的参考信号转移，那么当一个放大器快速地放大该信号并将该输出驱动到相反状态时，该比较器就快速地读出该信号。如果信号SNx没有转移(即只有参考信号转移)那么传送到在参考信号转移开始被耦合的比较器的差动输入经过转移时间将稳步地减小，最后直到没有信号提供。传送到在参考信号转移开始被去耦的比较器的差动输入经过转移时间将稳步地增加，直到一个全差动信号被提供。在转移结束时原来被耦合的没有差动信号的比较器被去耦，而在该转移结束时原来被去耦的具有全差动信号的比较器被耦合。本发明使用两个比较器读出一个信号。此外，在每个可能的有效转移的开始，数字信号的二进制特性保证在一个比较器中有一个全信号偏移。
第三个概念涉及初始化。由于一次只有一个比较器被耦合到接收机输出端，因此重要的是对于适当的操作要有在猝发开始被耦合到接收机210输出端并具有全差动输入信号的比较器。因此，所有信号S0x-SNx被初始化为逻辑高电平VOH。通过关闭所有设备，将SSVTR初始化为VOL，将/SSVTR初始化为VOH，并将该信号连接到终端电阻或具有被接通的栅极和连接到VTT(VTT为1.8v)的源极的上拉P-沟道，从而减少功率消耗。用于SO-SN的接收机210输出向高电平预充电到使用图16的P-沟道设备的VCC以便确保控制逻辑(在下面解释)将具有全差动信号的比较器耦合到接收机210输出端。
第四概念涉及信号变化鉴别。精通此技术的人们众所周知，一种差动放大器的特性是打算将一个小电压差放大到大电压差。根据设备的大小和晶体管的匹配电压增益通常为3-5倍。在该差动放大器后面被定位的反向器提供附加增益以便根据设备尺寸选择几乎获得全偏移。为要获得全偏移，该差动放大器和反向器的速度取决于在它的输入端有用的差动信号。如图15A所示，一个差动放大器(和一个反向器)1501可以将SNx和SSVTR1500中的转移都能很快地放大。但是，当SNx没有转移时，传送到该差动放大器的信号将减小到恰当的噪音和慢得多得速度(在失配和噪音基础上)。转移信号SN’(差动放大器和反向器得输出)被表示为点划线1503。属于转移信号SN’1503的左边的区域1502被标注为“Change(变化)”。属于转移信号SN’1503的右边的区域被标注为“No Change(不变化)”如上所述当信号不转移时，放大器1501将噪音减小到合理的噪音，它被表示为一个不确定区域1506。在该放大器达到该不确定区域1506之前的时间间隔被表示为暂时间隙区1504。本发明利用该时间间隙，通过启动下面所说明的控制逻辑以便将变化中的信号传递到接收机输出端，并且防止来自传递中的不确定信号。通过选择适当的设备尺寸和转移时间，该时间间隙能够被形成足以使控制逻辑这样地工作，使得“signal change(信号变化)”被通过，而“no signal change(无信号变化)”和作为结果的不确定电压信号不得通过。人们将认识到，只要某个不确定的电压电平小于跟在其后的XOR门的逻辑阈值，那么某些不确定的电压电平可以通过。然后其它的比较器可以快速地恢复该电压电平。人们将进一步认识到该时间间隙取决于信号偏移，参考信号转移时间，工序不匹配以及信号反射等。
第五概念涉及控制逻辑。参照图15B，该控制逻辑电路1550将适当的比较器1555耦合到接收机输出端1560并且以由使用SSVTR,/SSVTR和当前的接收机1553的输出的差动放大器所产生的定时为基础。参照图4，在猝发开始之前，通过将输入信号S0x-SNx初始化到VOH，将参考/SSVTR初始化到VOH，将参考SSVTR初始化到VOL，以及将接收机输出信号S0-SN初始化到VCC，将适当的比较器410耦合到接收机输出420。对于一个转移信号，由于该控制逻辑XOR 1565选择适当的被放大的参考信号和信号接收机输出，因此控制逻辑1550不变化。由于被放大的SSVTR参考信号和SNx转移以及用于被放大的SSVTR参考和用于SNx到XOR1565的延迟路径都是相同的，因此XOR 1565不变化。另一方面，如果进入的信号不转移，那么以前被耦合的比较器1555被去耦，而另一个没有耦合的比较器1555现在被耦合。如果需要，该信号接收机输出不变化，并且通过被耦合的比较器1555积极地被驱动以便恢复输出电平。如上所解释的那样，该控制逻辑被设计以便出现在信号变化1502和信号不变化1506之间的时间间隙1504期间。
该控制逻辑通过对每个比较器局部地使用一个单独的异或来实现，该比较器用于高速，较好地调节分时，以及用于改进余量和调节偏离和不匹配。也应有可能装有全部从使用一个总线信道的所有信号接收机的SSVTR和/SSVTR定时以及一个控制信号的接收机输出去耦的比较器，以便在该时间间隙期间的分时出现控制逻辑，从而减少接收机种的设备数目。在下一个转移开始之前，当适当的比较器必须连接到接收机输出时就会减小工作带宽。
当所有这些元件被组合在一起时，整个信号传输系统将和所有信号S0x-SNx以及以VOH开始的/SSVTR一起工作，所有信号接收机输出被预充电到VCC和以VOL开始的SSVTR。在该信号猝发随着辅助参考信号转移开始之前所有在其上(SNx和SSVTR)具有差动信号的比较器被耦合到接收机输出端。当信号转移时，该控制逻辑允许该信号将该输出驱动到相反的电压干线。当信号不转移时，该控制逻辑使从当前的比较器到另一比较器的信号去耦以便保持和/或恢复接收机输出。下一个转移用管道输送以便继续重叠具有控制逻辑的转移直到该控制逻辑延迟限定带宽或时间间隔从而允许下一个转移。
如图16所示，单端信号接收机具有由一种当不使用时启动关闭供给该接收机的电源的信号的省电(部件)或接收机进行门控的差动放大器。与图7A比较，该反向器通过被耦合到启动信号的省电(部件)或接收机的NAND门1610已被替代。此外，上拉电阻1615在它的漏极已被耦合到节点708，在它的源极被耦合到VCC，在它的栅极被耦合到启动信号的省电或接收机以便将SN预充电到VCC。在差动放大器后面NAND门1615对于SN也获得正确的极性以便启动猝发周期。随着在该信号线路上通过终端电阻或上拉设备将SNx上拉到高电平，最初条件打算将SNx预置到高电平，并且将SSVTR预置到低电平，而将/SSVTR预置到高电平。其余的接收机操作已被说明。在加电期间或异或-R输出没有达到稳定电平时，如有必要，在该传输门输出的公共节点上的P-沟道设备快速地将节点708预充电到高电平。
通过使用非常低的功耗的设备和封闭的物理包装，该总线可以制作成尽可能短，从而同样地允许短的传播时间和高的数据速率。如图12所示，终接控制阻抗传输线路能工作在1GHz(1毫微秒)或更高的信号速率。该传输线路的特性强烈地受由像安装在该总线上的RAM那样的集成电路引起的负载的影响。这些集成电路将集总电容附加在该线路上，从而降低该线路的阻抗，并减小传输速率。在被加载的环境种中，该总线阻抗可能大约为25欧姆，而传播速度大约为7.5厘米/毫微秒。如图17所述，在一种要求从读到写或反之亦然的快速总线往返的应用中，该信号转移时间被选择为大约是该信号速率的25-30％(该周期时间的一半)。该驱动器被关闭以便使该信号以大约25-30％的信号速率稳定下来。人们将认识到，在不损失总线效率的前提下信号或数据方向反向的下一个周期可以被执行，在该总线上，设备彼此接近，并且总线稳定时间小于半个信号速率。
图18示出一个点对点透视图。通过使用接地栅极P-沟道设备在内部使终接电阻结合起来，就能构成如图13B那样的高性能点对点系统。通过在内部将终接电阻结合起来就能取消对空间的需要以便连接外部电阻并降低成本。也有可能在发射机一侧转换P-沟道设备的门以便减小在将信号线路放电到所希望的电压中所要求的电流。CPU和存贮器控制器具有P-沟道终端设备，当它们的门处在接地电位时，这些终端设备的尺寸可以被选择等于该线路的特性阻抗。P-沟道设备的门使用一种信号，该信号是能够使接收机末端和发射机末端不工作的接收机的互补信号。当该接收机被预置为高电平，并且在该总线上猝发开始之前，这种转换能够被实现。内部电阻也可以用来替代接地栅极P-沟道设备。通过使用如在下一节所说明的多总线，CPU到存贮器的控制器总线宽度可以从64(72)减少到32(36)，或者宽的带宽可以大大地增加。CPU后备的高速缓存连接也可以加速，在CPU上的引线数目可以减少，并且PBSRAM可以从X36变化到X18，从而减小模具尺寸和降低成本。
图19示出一种具有用于像SLDRAM,DDR SDRAM或DDRSRAM那样的设备的多总线的系统1900，其中信号被同步接收。该系统时钟总线1920在存贮器控制器1905的对面的末端从时钟源1915开始，并在该存贮器控制器1905结束，该存贮器控制器1905被连接到其数据输出连接到总线1920的所有设备1910。加在该时钟信号上的负载与加载数据输出以及SSVTR1和/SSVTR1参考匹配。人们将懂得该时钟可以使差动的(最好)或者是单端的要取决于时钟频率和系统要求。该时钟电压偏移可能类似于SSVTR和/SSVTR以便具有一个类似的接收机。为要有相同的延迟，该时钟总线1920的跟踪长度要与SSVTR1和/SSVTR1参考信号的跟踪长度相匹配。该时钟源1915在不同时间从DDRDRAM引入SSVTR1,/SSVTR1和数据，这取决于它们在总线1920上的位置，这样使得数据，SSVTR1和/SSVTR1在大约相同的时间到达控制器1905，而不管哪个DDRDRAM在驱动该数据。如果在控制器1905需要同步，那么每个DDRDRAM可以任选地使用一个DDL(延迟锁定环)以便将该时钟1915减小到数据延迟。为了减少在数据传输可以断定的时钟系统中的附加引线，一个DDL可以用来产生在接收机末端具有相同定时和电压特性但极性相反的/SSVTR1。该DDL在所有部件中(包括控制器1905和DDRDRAM1910)应该再现该时钟。该控制器应注意到在其中数据和SSVTR1参考信号被预期到达的周期。在一个写周期通过地址和命令信号启动后，DDRDRAM理应知道在其中输入数据将要到达的周期。当/SSVTR信号被特殊部件所需要时，DDL只选通该/SSVTR1信号。地址和命令线路可以与SSVTR0以及/SSVTR0组合。该地址和控制总线单向地从存贮器控制器1905到DDRDRAM1910传输输入信号。10比特命令和地址以一个2比特命令和一个8比特地址形式被送入。2比特命令通过使用在SSVTR0和/SSVTR0的两个边缘上的一个信号中的/CE和/RAS以及用于/CAS和/WE的其它信号而被形成。两个边缘的8比特地址给出多达16比特和/CE以及/RAS一起出现的行地址或多达16比特和用于读周期的/CE以及/CAS一起出现的列和块地址。写周期使用16比特具有/CE，/CAS和/WE的列和块地址来实现。SSVTR0和/SSVTR0可以是该系统时钟(差动的)的变形，并工作在相同的或多倍的系统时钟的频率。如早先所解释的那样，DDL可以用来锁定在存贮器控制器1905中用于各种内部目的的频率，以便在读请求期间驱动该命令和地址信号，并驱动用于写请求的输入数据，SSVTR1和/SSVTR1。
使用用于数据输入(SSVTR1和/SSVTR1)和用于地址和控制(SSVTR0和/SSVTR0)的不同参考信号将进一步将本发明与RAMBUS信号传输区别开来。在RAMBUS中，进入RDRAM中的所有信号根据单个时钟被读出，由此，在本发明中控制信号和地址信号处在一个不同于数据信号的不同信道中。这就能够在不同于数据信道的不同频率运行控制和地址信道。所有单向高频信号(地址和控制信号)在远离该控制器1905的总线末端终接它们的特性阻抗。由于控制器1905通常是主设备，并且是固定的，因此所有双向信号(数据信号)在控制器末端终接一个外部的或内部的电阻，或终接一个内部的接地栅极P-沟道设备。人们将懂得，为了减小功率，在数据写周期期间，该终端P-沟道设备可以关闭。在该控制器一侧的终端被任选，并且可以是一个大约为10×该特性阻抗的高电阻。由于存贮器部件即从设备的数目是可变的，因此在该传输线路的末端该存贮部件最好用一个外部电阻终接。当系统时钟用于同步时，该18比特双向数据总线最好工作在相同的频率，并且最好在2个时钟周期(4毫微秒)或2.25千兆字节/秒以4个18比特字从单个DDRDRAM发送数据。要注意通过增加空门和线路使SSVTR0和/SSVTR0上的负载保持平衡以便看上去与SSVTR1和/SSVTR1相似。这种负载平衡使转换速率相似，并对于所有信号允许相似的余量。当要求较高的带宽时，如图20所示可以使用三个总线。两个分离的DDRDRAM信道和一个单独的存贮器控制器一起使用。这种配置允许一个4.5千兆字节/秒峰值数据带宽。地址和命令信号可以在SSVTR0和/SSVTR0中的两个信道之间共享。使用SSVTR1,/SSVTR1,SSVTR2和/SSVTR2使得该时钟和数据被分开以便具有36比特数据总线。当与双信道RDRAM的现有技术比较它能节约引线。
虽然本发明不要求同步时钟用于发射机或接收机，但它可以使用同步时钟在有同步的DRAM和SRAM的协议情况下在对于容易测试和有效的特殊时间和频率发送数据。在没有用于同步的高速时钟的情况下使用一种慢速时钟的片上倍增器或内部环形振荡器在高频发送数据以便减小噪音和系统功率这也许是所希望的。在这里精通此技术的人们根据该讲授能够建立各种尺寸，同步或异步，宽的带宽系统。
本发明的优先实施例的上述说明仅仅通过举例进行，此外根据本发明的上述讲授，上述实施例和方法的各种变异和修改也是可能的。例如，虽然本系统和方法已被描述为从主设备205向接收机405发送SSVTR和/SSVTR，但精通此技术的人们将认识到一个参考(信号)可以被发送，并且是在接收机405一方所产生的互补信号。和其它像双极或砷化镓那样的技术一起使用该技术，具有类似的转换设备和门的这些技术能够交替地被使用。本发明的互补信号可以通过使用一种被编程的通用目的数字计算机，使用特殊应用的集成电路，或使用被互连的常规部件和电路的网络来实现。在这里所说明的实施例并不意味着是详尽的或受限制的。本发明只受以下权利要求限制。
权利要求
1．检测进入信号和以前信号之间的转移的方法，包括获得一个振荡参考信号；接收一个进入信号；以及将该振荡参考信号与该进入信号比较以便检测在相对于以前信号的进入信号中的转移。
2．权利要求1的方法，其中比较步骤包括产生第一结果；以及进一步包括根据用于作为输出信号控制第一结果的通路的以前信号产生控制信号的步骤。
3．权利要求2的方法，其中产生控制信号的步骤包括比较振荡参考信号和输出信号。
4．权利要求3的方法，其中第一结果控制来自接近第一结果的以前信号的输出信号；以及产生控制信号的步骤包括当输出信号仍然在逻辑上等于以前信号时，比较振荡参考信号和输出信号。
5．权利要求的方法，其中第一结果控制来自接近第一结果的以前信号的输出信号；以及产生控制信号的步骤包括在输出信号在逻辑上等于第一结果以后比较振荡参考信号和输出信号。
6．权利要求1的方法，其中进入信号是单端信号。
7．权利要求1的方法，其中振荡参考信号与进入信号同步。
8．权利要求1的方法，其中，振荡参考信号提供电压和定时属性。
9．权利要求1的方法，其中，振荡参考信号被取消。
10．权利要求1的方法进一步包括以下步骤获得一个振荡参考信号的互补信号；以及将该互补信号与当前进入信号比较，然后与以前信号比较以便检测在相对于以前信号的进入信号中的转移。
11．权利要求1的方法，其中，振荡参考信号包括一个具有大致上等于半个振荡参考信号的周期时间的转换速率的振荡源同步电压和定时参考。
12．一个用于检测在进入信号和以前信号之间转移的系统，包括用于分别接收振荡参考信号和进入信号的第一和第二输入终端；提供输出信号输出终端在逻辑上等于以前信号；一个第一比较器被耦合到第一和第二输入端用来比较该参考信号和进入信号以便产生第一结果；以及一个第一控制器被耦合到第一比较器以便将第一结果耦合到基于以前信号的输出端。
13．权利要求12的系统，其中，第一控制器比较振荡参考信号和输出信号。
14．权利要求13的系统，其中，第一结果被耦合到输出端以便控制来自接近第一结果的以前信号的输出信号；以及第一控制器被耦合以便比较振荡参考信号和输出信号。而该输出信号仍然在逻辑上等于以前信号。
15．权利要求13的系统，其中，第一结果被耦合到输出端以便控制来自接近第一结果的以前信号的输出信号；以及第一控制器被耦合以便在该输出信号在逻辑上等于第一结果之后比较振荡参考信号和输出信号。
16．权利要求12的系统，其中，进入信号是单端信号。
17．权利要求12的系统，其中，振荡参考信号与进入信号同步。
18．权利要求12的系统，其中，该振荡参考信号提供电压和定时属性。
19．权利要求12的系统，其中，振荡参考被取消。
20．权利要求12的系统，其中，该振荡参考信号包括一个具有大致上等于半个振荡参考信号的周期时间的转换速率的振荡源同步电压和定时参考信号。
21．权利要求12的系统，进一步包括一个用于接收振荡参考信号的互补信号的第三输入端；一个第二比较器被耦合到第二和第三输入端用于比较该互补信号和进入信号以便产生一个第二结果；以及一个第二控制器被耦合到第二比较器以便将第二比较器耦合到基于以前信号的输出端。
22．一个用于检测在进入信号和以前信号之间的转移的系统，包括一个输出端提供在逻辑上等于以前信号的输出信号；一个第一放大器用于放大进入信号和振荡参考信号之间的差值以便产生第一结果；一个第二放大器用于放大进入信号和振荡器参考信号的互补信号之间的差值以便产生第二结果；一个第一开关被耦合到第一放大器用来将第一结果耦合到基于第一准则的输出端；一个第二开关被耦合到第二放大器用来将第二结果耦合到基于第二准则的输出端；一个第一控制器用来控制基于参考信号和输出信号的比较的第一准则；以及一个第二控制器用来控制基于互补信号和输出信号的比较的第二准则。
23．权利要求22的系统，其中第一开关将第一放大器耦合到输出端以便控制来自接近第一结果的以前信号的输出信号；该进入信号在逻辑上与以前信号相反；第一控制器被耦合以便比较参考信号和输出信号，而该输出信号在逻辑上仍然等于以前信号；以及第二控制器被耦合以便比较互补信号和输出信号，而该输出信号在逻辑上仍然等于以前信号。
24．权利要求22的系统，其中，第一开关将第一放大器耦合到输出端以便控制来自接近第一结果的以前信号的输出信号；该进入信号在逻辑上等于以前信号；第一控制器被耦合以便在该输出信号逻辑上等于第一结果之后比较该参考信号和输出信号；以及第二控制器被耦合以便在该输出信号逻辑上等于第一结果之后比较该互补信号和输出信号。
25．权利要求22的系统，其中，进入信号是单端信号。
26．权利要求22的系统，其中，该参考信号与进入信号同步。
27．权利要求22的系统，其中，该参考信号提供电压和定时属性。
28．权利要求22的系统，其中，该参考信号被取消。
29．权利要求22的系统，其中，该参考信号包括一个具有大致上等于半个振荡参考信号的周期时间的转换速率的振荡源同步电压信号和定时参考信号。
30．一种通信系统，包括一个发射机用来发送振荡源同步电压和定时参考信号以及给一个接收机的新信号；传输线路被耦合到该发射机用来将参考信号和新信号传送到该接收机；以及一个接收机被耦合到该传输线路用来获取一个以前信号，用来接收该参考信号和新信号，以及用来检测在基于将新信号和以前信号与该参考信号进行比较的新信号和以前信号之间的转移。
31．权利要求30的系统，其中该发射机还像该接收机发送一个振荡参考信号的互补信号；传输线路将该互补信号传送到该接收机；以及该接收机检测基于将新信号和以前信号同该互补信号进行比较的转移。
32．权利要求30的系统，其中，接收机包括第一和第二输入端用来分别接收一个振荡参考信号和一个进入信号；一个输出端提供一个逻辑上等于以前信号的输出信号；一个第一比较器被耦合到第一和第二输入端用来比较参考信号和进入信号以便产生第一结果；以及一个第一控制器被耦合到第一比较器用来将第一结果耦合到基于以前信号的输出端。
33．权利要求32的系统，其中，第一控制器比较振荡参考信号和输出信号。
34．权利要求33的系统，其中第一结果被耦合到输出端以便控制来自接近第一结果的以前信号的输出信号；以及第一控制器被耦合比较振荡参考信号和输出信号，而该输出信号在逻辑上仍然等于以前信号。
35．权利要求33的系统，其中第一结果被耦合到输出端以便控制来自接近第一结果的以前信号的输出信号；以及第一控制器被耦合以便在输出信号逻辑上等于第一结果之后比较振荡参考信号和输出信号。
36．权利要求32的系统，其中，进入信号是单端信号。
37．权利要求32的系统，其中，振荡参考信号与进入信号同步。
38．权利要求32的系统，其中，振荡参考信号提供电压和定时属性。
39．权利要求32的系统，其中，振荡参考信号被取消。
40．权利要求32的系统，其中，振荡参考信号包括一个具有大致上等于半个振荡参考信号的周期时间的转换速率的振荡源同步电压和定时参考信号。
41．权利要求32的系统，进一步包括一个第三输入端用来接收一个振荡参考信号的互补信号；一个第二比较器被耦合到第二和第三输入端用来比较该互补信号和进入信号以便产生第二结果；以及一个第二控制器被耦合到第二比较器用来将第二比较器耦合到基于以前信号的输出端。
42．权利要求30的系统，其中发射机包括一个存贮器控制器；以及该接收机包括存贮器。
43．权利要求30的系统，其中发射机包括一个微处理机；以及该接收机包括一个系统控制器。
44．权利要求43的系统，其中，该系统控制器包括一个存贮器控制器。
45．一个用来检测从以前信号向随后信号的转移的信号接收机系统包括(a)一个输出端提供一个在逻辑上等于以前信号的输出信号；(b)第一接收机包括(ⅰ)一个第一比较器用来将振荡参考信号与随后的信号进行比较以便产生第一结果；(ⅱ)一个第一开关被耦合到第一比较器以便将第一结果耦合到输出端；以及(ⅲ)一个第一控制器被耦合到第一开关用来将振荡参考信号与输出信号进行比较以便产生一个控制信号用来控制第一开关；以及(c)一个与第一接收机并联的第二接收机包括(ⅰ)一个第二比较器用来将振荡参考互补信号与随后的信号进行比较以便产生一个第二结果；(ⅱ)一个第二开关被耦合到第二比较器以便将第二结果耦合到输出端；以及(ⅲ)一个第二控制器被耦合到第二开关用来将振荡参考信号的互补信号与输出信号进行比较以便产生一个控制信号用来控制第二开关。
46．权利要求45的系统，其中第一结果被耦合到输出端以便控制来自接近第一结果的以前信号的输出信号；第一控制器被耦合以便比较参考信号和输出信号，而该输出信号在逻辑上仍然等于以前信号；以及第二控制器被耦合以便比较互补信号和输出信号，而该输出信号在逻辑上仍然等于以前信号。
47．权利要求45的系统，其中第一结果被耦合到输出端以便控制来自接近第一结果的以前信号的输出信号；第一控制器被耦合以便在输出信号逻辑上等于第一结果之后比较振荡参考信号和输出信号；以及第二控制器被耦合以便在输出信号逻辑上等于第一结果之后比较该互补信号和输出信号。
48．一个传输系统，包括一个发生器用来产生一个具有大约半个振荡参考信号的循环周期的转换速率的振荡源同步电压和定时参考信号；以及一个发射机被耦合到该发生器用来将一个信号和振荡参考信号发射到一个接收机。
49．一种将一个进入信号与一个以前信号进行比较的方法，包括以下步骤获取一个振荡参考信号和它的互补信号；接收一个进入信号；通过第一比较器将该振荡参考信号与该进瑞信号比较以便产生第一结果；通过一个第二比较器将该互补信号与该进入信号比较以便产生第二结果；使用一个基于以前信号的控制信号以便控制第一或第二结果是否被当作一个输出信号通过。
50．权利要求49的方法，其中以前信号被当作输出信号经过第一比较器；该进入信号逻辑上和以前信号相同；以及该控制信号允许第二结果作为输出信号通过。
51．权利要求49的方法，其中以前信号被作为输出信号经过第一比较器；该进入信号逻辑上与以前信号相反；以及该控制信号允许第一结果作为输出信号通过。
52．一种传送和接收多个小偏移单端信号的方法包括从一个源到一个接收机发送多个小偏移单端信号；当单端信号转移时，大致上并行地从该源到该接收机发送一对具有大致上相同的转换速率的辅助振荡参考信号；在该接收机中接收多个信号和振荡参考信号；通过比较该信号和振荡参考信号产生一个输出信号；当该信号转移时，将该输出耦合到一个接收机输出端；以及当该信号没有转移时，从该接收机输出端将该输出去耦。
53．权利要求52的方法，其中，该源经由一个总线上的传输线路被耦合到该接收机，在在其两个末端终接该传输线路的特性阻抗。
54．权利要求52的方法，其中，该源经由一个点对点连接被耦合到该接收机，该连接在内部两个末端结束。
54．权利要求52的方法，其中，该源包括一组设备，而该接收机包括另一组具有内部设备P-沟道上拉终端连接器相同的的设备。
55．权利要求52的方法，其中，该信号具有一种小于1伏的小偏移。
56．权利要求52的方法，其中，该信号具有一种小于电源电压40％的小偏移。
57．权利要求52的方法，其中，该信号具有一种小于该信号110％的转换速率以便使信号以高于600MHz的速率发送。
58．权利要求52的方法，其中，该振荡参考信号具有大致相同的偏移。
59．权利要求52的方法，其中，该振荡参考信号具有大致相同的负载。
60．一种发送和接收多个小偏移单端信号的方法包括以下步骤从一个源到一个包含二个比较器和一个输出端的接收机发送多个小偏移单端信号；当单端信号转移时，从该源到该接收机大致并行地发送一对具有大致相同的转移速率的辅助振荡参考信号；在该接收机中接收该多个信号和振荡参考信号；只将一个比较器耦合到基于该输出端的一个电流逻辑值和一个振荡器参考信号的电流值的输出端；以及使其它的比较器去耦。
61．权利要求60的方法，其中，当该单端信号转移时，该耦合步骤包括只将一个比较器耦合到输出端。
62．权利要求60的方法，其中，当该单端信号没有转移时，该耦合步骤只将一个比较器去耦，而使其它的比较器耦合。
63．权利要求63的方法，其中，其它的比较器提供一个在该输出端恢复该电流逻辑值的输出信号。
64．权利要求61的方法，其中，该比较器将该单端信号与该振荡参考信号比较以便产生输出信号。
65．权利要求64的方法，其中，当该单端信号转移时，只有一个比较器以差动方式读出具有像差动信号那样相同噪音抗扰度的单端信号。
66．权利要求64的方法，其中，当该单端信号没有转移时，其它的比较器以差动方式读出具有像差动信号那样相同噪音抗扰度的单端信号。
67．权利要求52的方法，其中，该源包括一组设备，而该接收机包括另一组具有内部设备P-沟道上拉终端连接器的相同设备。
68．一个系统，包括一个控制器具有一个主设备末端和一个从设备末端；一个第一参考信号总线具有一个主设备末端和一个从设备末端；一个第一参考信号发射机被耦合到该第一参考信号总线的主设备末端用来在其上面发送一的振荡参考信号；一个数据总线具有一个主设备末端和一个从设备末端；一个第二参考信号总线具有一个主设备末端和一个从设备末端；一个第二参考信号发射机被耦合到该第二参考信号总线的主设备末端用来在其上面发送一个振荡参考信号；一个第三参考信号发射机被耦合到该第二参考总线的从设备末端用来在其上面发送一个振荡参考信号；一个主设备被耦合到该控制总线的主设备末端用来将一个控制信号发送到该控制总线，被耦合到该数据总线的主设备末端用来将与该控制信号有联系的第一数据信号发送到该数据总线和从该数据总线接收对该控制信号敏感的第二数据信号，以及被耦合到第二参考信号总线的主设备末端用来从第三参考信号发射机接收和使用该振荡参考信号以便检测第二数据信号中的转移；以及一个从设备被耦合到该数据总线的从设备末端用来从该主设备接收该控制信号，被耦合到第一参考信号总线的从设备末端用来从第一参考信号发射机接收和使用该振荡参考信号以便检测在该控制信号中的转移，被耦合到该数据总线的从设备末端用来从该主设备与该控制信号有联系的第一数据信号，并用来将对该控制信号敏感的第二数据信号发送到该主设备，以及被耦合到第二参考信号总线的从设备末端用来从第二参考信号发射机接收和使用该振荡参考信号以便检测在第一数据信号中的转移。
69．权利要求68的系统，其中，该控制总线具有第一负载，以及数据总线具有第二负载。
70．权利要求69的系统，其中，第一负载等于第二负载。
71．权利要求69的系统，其中，第一负载不同于第二负载。
72．权利要求68的系统，进一步包括用来输送与该控制信号有联系的第三数据信号的第二数据总线。
73．权利要求68的系统，其中，每个控制总线，第一参考信号总线，数据总线以及第二参考信号总线在主设备末端一个内部终端电阻，而在从设备末端具有一个外部终端电阻。
74．权利要求68的系统进一步包括第二从设备，该设备被耦合到控制总线用来从主设备接收接收一个控制信号，被耦合到第一参考信号总线用来从第一参考信号发射机接收振荡参考信号，被耦合到数据总线用来从主设备接收一个数据信号并将一个数据信号发送到该主设备，以及被耦合到第二参考信号总线用来从第二参考信号发射机接收该振荡参考信号。
75．权利要求74的系统，进一步包括一个时钟总线将第一从设备耦合到第二从设备，同样地耦合到主设备；以及一个时钟源用来在该时钟总线上产生一个时钟信号以便在主设备上大致同步地接收来自第一和第二从设备的信号。
76．一种方法，包括使用一个主设备以便经由一个控制总线将一个控制信号发送到第一从设备；经由第一参考信号总线将一个第一振荡参考信号发送到第一从设备以便检测在该控制信号中的转移；使用该主设备经由第一数据总线将与该控制信号有联系的第一数据信号发送到第一从设备；以及经由第二参考信号总线将第二振荡参考信号发送到第一从设备以便检测在第一数据信号中的转移。
77．权利要求76的方法，进一步包括将第一负载应用到该控制总线，并将第二负载应用到第一数据总线。
78．权利要求77的方法，其中第一负载等于第二负载。
79．权利要求77的方法，其中，第一负载不同于第二负载。
80．权利要求76的方法进一步包括使用注射被将与该控制信号有联系的第二数据信号经由第二数据总线发送到第一从设备。
81．权利要求76的方法进一步包括使每个控制总线，第一参考信号总线，第一数据总线和第二参考信号总线在一端内部和另一端外部终接一个终端电阻。
82．权利要求76的方法进一步包括在主设备和第一从设备之间提供一个第二从设备；提供一个从第一从设备耦合到第二从设备，同样地耦合到该主设备的时钟总线；以及在该时钟总线上产生一个时钟信号以便能够在该主设备上从第一和第二从设备大致同步地接收信号。
83．一种方法，包括经由一个控制总线从一个注射被接收一个控制信号；经由第一参考信号总线接收第一振荡参考信号用来检测在该控制信号中的转移；经由第一数据总线从该主设备接收与该控制信号有联系的第一数据信号；以及经由第二参考信号总线接收第二振荡参考信号用来检测在第一数据信号中的转移。
84．一种方法，包括使用一个主设备经由一个控制总线将一个控制信号发送到第一从设备；经由第一参考信号总线将第一振荡参考信号发送到第一从设备用来检测在该控制信号中的转移；使用一个主设备经由第一数据总线从第一从设备接收对对该控制信号敏感的第一数据信号；以及使用一个主设备经由第二参考信号总线从第一从设备接收第二振荡参考信号用来检测在第一数据信号中的转移。
85．权利要求84的方法进一步包括将第一负载应用到该控制总线，并将第二负载应用到第一数据总线。
86．权利要求85的方法，其中，第一负载等于第二2负载。
87．权利要求85的方法，其中，第一负载不同于第二负载。
88．权利要求84的方法进一步包括经由第二数据总线从第一从设备接收对该控制信号敏感的第二数据信号。
89．权利要求84的方法进一步包括使每个控制总线，第一参考信号总线，第一数据总线和第二参考信号总线在一端内部和另一端外部终接一个终端电阻。
90．权利要求84的方法进一步包括在主设备和第一从设备之间提供一个第二从设备；提供一个从第一从设备耦合到第二从设备，同样也耦合到该主设备的时钟总线；在该时钟总线上产生一个时钟信号以便在该主设备中从第一和第二从设备能够大致同步地接收信号。
91．一种方法，包括经由一个控制总线从一个主设备接收一个控制信号；经由第一参考信号总线接收第一振荡参考信号用来检测在该控制信号中的转移；经由一个数据总线将对该控制信号敏感的数据信号发送到主设备；以及经由第二参考信号总线将第二振荡参考信号发送到该主设备用来检测在该数据信号中的转移。
92．一个系统，包括一个控制总线端口；一个参考信号发射机被耦合到第一参考信号总线用来发送一个振荡参考信号；一个第一数据总线端口；一个第二参考信号总线端口；一个第二参考信号发射机被耦合到第二参考信号总线用来发送一个振荡参考信号；以及一个主设备被耦合到该控制总线端口用来将一个控制信号发送到该控制总线端口，被耦合到第一数据总线端口用来将与该控制信号有联系的第一数据信号发送到第一数据总线端口，并用来从第一数据总线端口接收对该控制信号敏感的第二数据信号，以及被耦合到第二参考信号总线端口用来从第二参考信号总线端口接收和使用一个进入的振荡参考信号以便检测在第二数据信号中的转移。
93．权利要求92的系统，其中，该控制总线端口具有第一负载，而数据总线端口具有第二负载。
94．权利要求93的系统，其中，第一负载等于第二负载。
95．权利要求93的系统，其中，第一负载不同于第二负载。
96．权利要求92的系统进一步包括被耦合到该主设备的第二数据总线端口，其中，主设备将与该控制信号有联系的第三数据信号发送到第二数据总线端口并从第二数据总线端口接收对该控制信号敏感的第四数据信号。
97．权利要求92的系统，其中，每个控制总线端口，第一参考信号总线端口，数据总线端口以及第二参考信号总线端口具有一个内部终端电阻。
98．权利要求92的系统进一步包括一个从设备，它被耦合到该控制总线用来从主设备接收一个控制信号，被耦合到第一参考信号总线用来从第一参考信号发射机接收第一振荡参考信号，被耦合到第一数据总线端口用来从主设备接收第一数据信号并向该主设备发送第二数据信号，以及被耦合到第二参考信号总线用来从第二参考信号发射机接收第二振荡参考信号。
99．权利要求98的系统进一步包括一个时钟总线端口用来经由该时钟总线端口从该从设备接收一个时钟信号。
100．一个系统，包括一个控制总线端口；一个第一参考信号总线端口；一个数据总线端口；一个第二参考信号总线端口；一个第一参考信号发射机被耦合到第二参考信号总线端口用来将一个振荡参考信号发送到该第二参考信号总线端口；以及一个第一从设备被耦合到该控制总线端口用来从该控制总线端口接收一个控制信号，被耦合到第一参考信号总线端口用来从第一参考信号总线端口接收和使用一个振荡参考信号以便检测在该控制信号中的转移，被耦合到数据总线端口用来从数据总线端口接收与该控制信号有联系的第一数据信号并向该数据总线端口发送对该控制信号敏感的第二数据信号，以及被耦合到第二参考信号总线端口用来从第二参考信号总线端口接收和使用该振荡参考信号以便检测在该数据信号中的转移。
101．权利要求100的系统，其中，控制总线端口具有一个第一负载，而数据总线端口具有一个第二负载。
102．权利要求101的系统，其中，第一负载等于第二负载。
103．权利要求101的系统，其中，第一负载不同于第二负载。
104．权利要求100的系统进一步包括第二数据总线端口，该端口被耦合到第一从设备，用来接收与该控制信号有联系的第三数据信号，并发送对该控制信号敏感的第四数据信号。
105．权利要求100的系统，其中，每个控制总线端口，第一参考信号总线端口，数据总线端口以及第二参考信号总线端口具有一个外部终端电阻。
106．权利要求100的系统，进一步包括一个时钟总线端口；以及一个时钟源用来从该时钟总线端口到该主设备产生一个时钟信号。
107．一个系统，包括用于经由一个控制总线将一个控制信号发送到第一从设备的装置；用于经由第一参考信号总线将第一振荡参考信号发送到第一从设备以便检测在该控制信号中的转移的装置；用于经由第一数据总线将与该控制总线有联系的第一数据信号发送到第一从设备的装置；以及用于经由第二参考信号总线将第二振荡参考信号发送到第一从设备以便检测在该第一数据信号中的转移的装置。
108．一个系统，包括用于经由一个控制总线从一个主设备接收一个控制信号的装置；用于经由第一参考信号总线接收第一振荡参考信号以便检测在该控制信号中的转移的装置；用于经由第一数据总线从主设备接收与该控制信号有联系的第一数据信号的装置；用于经由第二参考信号总线接收第二振荡参考信号以便检测在第一数据信号中的转移的装置。
109．一个系统，包括用于经由一个控制总线将一个控制信号发送到第一从设备的装置；用于经由第一参考信号总线将第一振荡参考信号发送到第一从设备以便检测在该控制信号中的转移的装置；用于经由第一数据总线从第一从设备接收对该控制信号敏感的第一数据信号的装置；以及用于经由第二参考信号总线从第一从设备接收第二振荡参考信号以便检测在第一数据信号中的转移的装置。
110．一个系统，包括用于经由一个控制总线从一个主设备接收一个控制信号的装置；用于经由第一参考信号总线接收第一振荡参谋靠信号以便检测在该控制信号中的转移的装置；用于经由一个数据总线将一个对该控制信号敏感的数据信号发送到主设备的装置；以及用于经由第二参考信号总线将第二振荡参考信号发送到主设备以便检测在该数据信号中的转移的装置。
全文摘要
本发明的一个系统使用小偏移差动源同步电压和定时参考信号(SSVTR和/SSVTR)以便比较在同一时间从用于高频信号传输的相同集成电路所产生的相同转换速率的单端信号。每次SSVTR和/SSVTR信号触发,该有效信号被正在发送的集成电路所驱动。每个信号接收机包括二个比较器,一个用于将该信号与SSVTR比较,而另一个将该信号与/SSVTR比较。通过任意地使用具有SSVTR和/SSVTR的XOR逻辑,一个当前的信号二进制值确定哪个比较器被耦合到该接收机的输出端。在该接收机中被耦合的比较器将检测在信号二进制值中是否发生变化直到SSVTR和/SSVTR已改变它们的二进制值。如果该信号转移,那么相同的比较器被耦合。如果没有发生转移,该比较器就被去耦。该系统在第一总线上可以使用第一组振荡参考信号以便在控制信息中的转移,而使用第二组振荡参考信号以便检测在数据信息中的转移。
文档编号H04L25/06GK1297638SQ99805155
公开日2001年5月30日 申请日期1999年3月8日 优先权日1998年3月16日
发明者尤·H·埃加茨 申请人:杰佐公司