专利名称：预测滤波器的利记博彩app
本申请是名称为“可重新配置处理级”的发明专利申请(申请日1995年3月24日，申请号95103246.1)的分案申请。
本发明涉及一种解压缩电路。该解压缩电路的工作是对多个不同编码的输入信号进行解压缩和/或解码。下文选择描述的对多种已编码图像标准的解码。具体说，其涉及对于诸如联合摄影专家组(JPEG)、运动图像专家组(MPEG)和H.261之类众所周知的压缩标准中的任何一个标准的解码。
授予Goodfellow等人的美国专利No.4,866,510公开了一种降低复合彩色视频信号比特率的差分脉码装置。这种降低的实现是从重构的过去样值来预测现在的视频信号样值和形成代表预测误差的信号。通过产生预测该误差信号的信号及形成与该误差信号及预测该误差信号的信号之差相对应的信号，比特率得到进一步降低。在输出时，通过对重构的误差信号和预测先前的视频信号样本的信号求和来重构视频信号样值。视频信号样值通常包括复合信号的一行或多行。
授予Hoshi等人的美国专利No.5,301,040公开了一种通过把图像数据变换到频率域来对数据编码的装置。该装置可包括可并行进行编码的二种编码装置。
授予Gonzales等人的美国专利No.5,301,242公开了一种对视频图像编码的装置和方法。该装置和方法只根据MPEG标准把数字视频信号块的组变换成可压缩的数字视频信号块的组。
授予Iinuma的美国专利No.4,142,205公开了一种用于复合彩色电视信号的帧间编码器。该帧间编码器通过把一帧信号从下一帧信号中减去来获得帧差信号。对应的帧间解码器则进行相反操作。
授予Kitamura的美国专利No.4,924,298公开了一种对从模拟彩色视频信号获得的数字信号进行预测编码的方法和装置。在预测编码的过程中，根据与第一扫描行相邻的第二扫描行中的图像元素来预测在第一扫描行中的图像元素。
授予Feuchtwanger的美国专利No.4,924,308公开了一种用于电视信号的带宽缩减系统。该系统使用能给信号产生各自的分辨特性的三个空间滤波器电路。根据在电视图像各自空间部分中出现的运动的程度，不同的空间滤波器电路产生不同等级的分辨率。
授予Shimura的美国专利No.5,086,489公开了一种用于压缩图像信号的方法。根据该专利，对代表图像的原始图像信号分量进行取样，使得沿一行的各样值的相位和沿相邻行的各样值之间有相位移动。这些有代表性的图像信号分量分成以适当取样间隔取样的主分量；和根据所述各主分量经受内插预测编码处理的内插分量。解压缩电路概述解压缩电路可包括空间解码器、时间解码器和视频格式化器。这样的一种电路在美国专利申请No.9405914.4中有更详细的描述，在这里列出该专利申请以供参考。时间解码器概述时间解码器利用在一个或更多图像帧-或称参考帧-中的信息来预测另一图像帧中的信息。由于不同的编码标准允许不同类型的预测、不同类型的运动补偿和不同类型的帧重新排序，所以时间滤波器的操作因操作中的编码标准而异。所述各参考帧存储在二个外部帧缓冲器中。JPEG标准概述JPEG标准不采用帧间预测。因此，在此方式下除了由空间解码器进行解码外，时间解码器将让JPEG数据通过到视频格式化器而不进行任何实质的解码。MPEG标准概述MPEG标准利用三种类型的帧帧内(I)、预测(P)和双向插值(B)。帧由像素组成。I帧无需用时间解码器解码，但是I帧用于对P和B帧解码。在需要I帧之前可将其存储在帧缓冲器中。
对P帧的解码要求从先前解码的I或P帧来形成预测。为了以后在P和B帧的解码中使用，可把已解码的P帧存储在帧缓冲器之一中。
B帧以根据存储在帧缓冲器中的二个参考帧，一个取自将来，一个取自过去，而进行的预测为基础。但是B帧不存储在帧缓冲器的任何一个中。
MPEG标准还采用运动补偿，运动补偿是使用运动矢量来提高对像素预测的效率。运动矢量提供在过去和/或将来参考帧中的偏移。
MPEG标准采用x和y两维上的运动矢量。该标准允许把运动矢量规定到每个维上半个像素的精度。
在MPEG标准下的一种配置中，从时间解码器输出的各帧的次序与这些帧输入时间解码器时相同。这种配置称作不重新排序的MPEG操作。但是，因为MPEG标准允许根据将来参考帧进行预测，所以可重新安排帧的次序。在这种配置下，各B帧被解码和以如上所述的与输入时相同的次序输出。然而，I和P帧在解码后并不输出。相反，它们在解码后写入帧缓冲器。它们只在下一I或P帧到来用于解码时才输出。
要获得关于预测和所涉及的算术操作的全部细节可参考所建议的MPEG标准草案。时间解码器满足在该草案中列出的各项要求。H.261标准概述H261标准只根据刚解码的帧来进行预测。在操作方面，当每帧解码后，把该帧写入二个帧缓冲器之一以供在下一帧解码中使用。当解码的图像写入帧缓冲器后，它们由时间解码器输出；因此，H261并不支持帧的重新排序。
在H.261标准下，运动矢量只规定到整像素的精度。此外，编码器可以规定把低通滤波器加到任何所得预测的结果上。
要获得关于预测和所涉及的算术操作的全部细节可参考H.261标准。时间解码器满足在该标准中列出的各项要求。
时间解码器包括预测滤波器系统。该预测滤波器系统接收要在预测中使用的一个或多个像素块，和接收以标识或信号形式表示的附加信息。根据该附加信息，预测滤波器系统确定可供使用的标准、该标准的配置、运动矢量的精度等级、以及其他信息。然后预测滤波器系统根据该信息应用正确的插值功能。
因为可以对一帧中的某些块预测，而可以对其它块直接编码，所以各预测滤波器的输出可能需要加到一帧的其余部分上。预测加法器完成这一功能。
如果所述帧是B帧，则时间解码器将它输出到视频格式化器。如果所述帧是I或P帧，则时间解码器将该帧写到帧缓冲器之一，并且当帧重排序无效时输出该帧，或者当帧重排序有效时输出先前的I或P帧。
根据本发明，多个预测滤波器电路可以处理视频信息，而一控制信号则使以多种标准编码的视频信息的处理成为可能。其中公开了一个可用于处理视频信息的滤波器电路，它包括预测滤波器格式化器、维缓冲器和两个一维预测滤波器。每个这样的一维预测滤波器可包括六个寄存器、二个倍乘器(multiplexer)和二个求和电路，这些部件连接在一起使得可以处理以多种标准编码的视频信息。
采用本发明的预测滤波器使得可以高效率地处理以多种标准编码的视频信息，从而对大量不同图象标准的处理就容易了。
现在参考
实施例和进一步说明本发明。
图1是含有预测滤波器系统的时间解码器的方框图。
图2是含有预测滤波器系统的时间解码器的另一方框图。
图3是含有预测滤波器系统的时间解码器的一方框图。
图4是按照本发明一实施例的预测滤波器系统的方框图。
图5是按照本发明一实施例的预测滤波器的方框图。
图6是预测滤波器的详细方框图。
图7是像素数据块。
在图1、2和3中示出时间解码器10。DRAM(动态随机存取存储器)接口12的第一输出通过线404、405传送到预测滤波器系统400。预测滤波器系统400的输出通过线410作为第二输入传送到预测加法器13。预测加法器13的第一输出通过线14传送到输出选择器15。预测加法器13的第二输出经线16传送。
图1中的每个箭头表示一个两线接口。输入的令牌流通过输入接口，此接口把从相位锁定环路(Ph0/Ph1)得到的内部时钟与从外部系统时钟来的数据同步。令牌流通过一个顶层岔口分成两路，一路进入地址发生器，另一路到一个256字FIFO。来自前面的I或P帧的数据，从DRAM中取出时，FIFO对数据起缓冲作用。与此同时，前几个I或P帧的数据从DRAM中取出，它们在预测加法器(Prediction Adder)中被加到从空间解码器(Spatial Decoder)来的输入错误数(incoming error data)上之前，先在推算滤波器中进行处理(P和B帧)。在MPEG解码期间，I和P帧的帧重排序数据也必须取出，以使输出帧的次序正确。重排序数据在读指针(Read Rudder)块中被插入到流中。
地址发生器为前向和后向预测、重排序、读和写回等产生独立的地址。被写回的数据在写指针块(输出选择器)中从流中分出。最后，数据在输出接口块中与外部时钟重新同步。
时间解码器中所有主要块连接到内部微处理器接口(UPI)总线。这是从在微处理器接口部件中的外部微处理器接口(MPI)总线得到的。这个部件在对与它有关的芯片中有各部件的地址解码。事件逻辑也与微处理器接口有关。
现在参考图2，与标准无关的单元包括DRAM接口12，岔口，FIFO寄存器，加法器13和输出选择器15。与标准有关的单元是地址发生器，它在H.261和MPEG中是不同的，还有预测滤波器400，它是可重构的，有能力在H.261和MPEG两种标准都工作。JPEG数据能够完全不改变地流过整个机器。
在图2中本发明的时间解码器中，岔口接收IDCT(逆向离散余弦变换)(未示出)的输出作为它的输入。作为岔口的第一输出的控制令牌，例如移动矢量等等，送到地址发生器。为了计数的目的，数据令牌也送到地址发生器。作为岔口的第二个输出，数据送到FIFO。然后FIFO的输出作为第一个输入送到预测加法器。从地址发生器的输出作为第一个输入送到DRAM接口12。用DRAM接口12对外部的DRAM发送信号或接收信号。DRAM接口12的第一个输出通过线404,405送到测滤波器400。预测滤波器400的输出通过线410作为第二个输入送到加法器。加法器的第一个输出通过线14送到输出选择器15。加法器的第二个输出通过线16作为第二个输入送到DRAM接口12。DRAM接口的第二个输出作为第二个输入送到输出选择器15。输出选择器15的输出送到视频格式化器(在图2中未示出)。
参看图3，分割器(split)接收输入。分割器的第一个输出送到地址发生器。地址发生器产生的地址送到DRAM接口12。用DRAM接口12对外部DRAM发送信号或接收信号。DRAM接口12的第一个输出通过线404,405送到预测滤波器400。预测滤波器400的输出通过线410作为第一输入送到加法器13。分割器的第二个输出作为输入送到先进先出(FIFO)。从FIFO的输出作为第二输入送到加法器13。加法器13的输出通过线15送到输出选择器(写信号发生器)15。输出选择器15的第一个输出送到DRAM接口12。输出选择器15的第二个输出作为第一个输入送到读信号发生器。DRAM接口12的第二个输出作为第二个输入送到读信号发生器。读信号发生器的输出送到视频格式化器(在图3中未画出)。
一般说，根据本发明，预测滤波器在MPEG和H261方式而不在JPEG方式下使用。请记起，在JPEG方式，时间解码器只是将数据送往视频格式化器，它不做任何实质的解码，除了空间解码器所做的那种的解码以外。在MPEG方式，前向和后向预测滤波器是等同的，它们分别对MPEG前向和后向预测块进行滤波。然而，在H.261方式，只使用前向预测滤波器，因为H.261不用后向预测。
本发明的两个预测滤波器实质上是相同的。参见图5，在那里是预测滤波器结构的框图。每个预测滤波器由串联的四级组成。数据进入格式化器501，被放入容易进行滤波的格式之中。在下一级502中，对X-坐标进行1-D推算。在维缓存器(dimension buffer)级503完成必要的转置之后，在级504进行对Y-坐标的预测。如何进行预测将在以后更详细地说明。需要哪些滤波操作，这由压缩标准来定义。如果是H.261，所进行的滤波与低通滤波器的类似。
再一次参见图3，多标准操作要求预测滤波器可以被重新配置，以便或是进行MPEG或H.261滤波，或是在JPEG方式根本不进行滤波。如同三芯片系统其它许多可重新配置的方面一样，预测滤波器也是用令牌的方法被重新配置的。令牌还用来告知地址产生器本特定工作方式。用这种办法，地址产生器就可以给预测滤波器提供所需数据的地址，这些地址在MPEG和JPEG之间差别很大。
按照本发明，预测滤波器的总结构示于图4。前向和后向滤波器是全同的，它们对MPEG前向和后向预测块滤波。只有前向滤波器用在H.261方式(后向滤波器的h261_on输入永远应为低，因为H.261流不包含后向预测)。整个预测滤波器块由一些两线接口级的流水线组成。
预测滤波器系统400是处理视频信息的电路，它包括对视频信息作并行处理的第一和第二预测滤波器，该二个预测滤波器实质上完全相同；还包括一控制信号以允许对以多种标准编码的视频信息的处理。具体说，预测滤波器系统400的一个实施例是用于视频解压缩的滤波器电路，包括预测滤波器格式化器、有效连接到该预测滤波器格式化器的第一一维预测滤波器、有效连接到该第一一维预测滤波器的维缓冲器、及有效连接到该一维缓冲器的第二一维预测滤波器。预测滤波器格式化器包括多个用于以预定次序输出数据的多级移位寄存器。预测滤波器的每一个可包括第一寄存器、第二寄存器、有效连接到该第二寄存器的第一倍乘器、有效连接到该第一寄存器和该第一倍乘器的第一求和电路、有效连接到该第一求和电路的第三寄存器、第四寄存器、有效连接到该第四寄存器的第二倍乘器、有效连接到该第二倍乘器的第五寄存器、有效连接到该第三寄存器和该第五寄存器的第二求和电路、及有效连接到该第二求和电路的第六寄存器。
参考图4，该图示出预测滤波器系统400的总体结构。该预测滤波器系统400包括多个预测滤波器401、402和一预测滤波器加法器403。前向预测滤波器401和后向预测滤波器402相同，它们在MPEG方式下对前向和后向预测块滤波。在H.261方式下，只使用前向预测滤波器401，因为H.261标准不能作后向预测。
每个预测滤波器401、402互不相关地工作，一旦有效数据出现在输入端404、405就处理这些数据。前向预测滤波器401的输出通过线406传送到预测滤波器加法器403。后向预测滤波器402的输出通过线407传送到预测滤波器加法器403。其他的输入通过线408、409传送到预测滤波器加法器403。预测滤波器加法器403的输出送到线410上。预测滤波器系统400中的线404至410的每一条都可以是二线接口。
多种标准的操作要求预测滤波器系统400可以配置以执行MPEG或H261滤波。可以把标识或其他适当的信号送到预测滤波器系统400以进行系统的重新配置。以下将更详细讨论这些标识到个别预测滤波器401、402和到预测滤波器加法器403的传送。
对预测滤波器加法器403进行配置的标识或信号有四个。其中，fwd_ima_twin和fwd_p_num通过前向预测滤波器401,bwd_ima_twin和bwd_p_num通过后向预测滤波器402。
正如以后所更详细描述的，预测滤波器加法器403用这些标识或信号来使二个状态变量fwd_on和bwd_on有效或无效。状态变量fwd_on指示是否使用前向预测来预测当前块中的像素值。同样，状态变量bwd_on指示是否使用后向预测来预测当前块中的像素值。
在H261操作中，完全不用后向预测，所以bwd_on总是无效。因此，预测滤波器加法器403总是忽略后向预测滤波器402的输出。如果状态变量fwd_on有效，前向预测滤波器401的输出就通过预测滤波器加法器403。如果此后状态变量fwd_on无效，则不对当前块进行预测，预测滤波器加法器403不通过来自预测滤波器401、402的任一个滤波器的信息。
在MPEG操作中，状态变量fwd_on和bwd_on有四种可能情况。如果二个状态变量都无效，则预测滤波器加法器403不通过来自预测滤波器401、402的任何一个滤波器的信息。
如果状态变量fwd_on有效但是状态变量bwd_on无效，则预测滤波器加法器403通过来自前向预测滤波器401的输出。
如果状态变量bwd_on有效但是状态变量fwd_on无效，则预测滤波器加法器403通过来自后向预测滤波器402的输出。
如果二个状态变量都有效，则预测滤波器加法器403送出预测滤波器401、402输出的朝正无穷大方向取整的平均值。
如图5所示，每个预测滤波器401、402由实质上相同的结构组成。输入数据进入把该数据变成便于滤波的形式的预测滤波器格式化器。数据然后送到执行一维预测的第一一维预测滤波器502。该预测可以在x方向或y方向进行。数据然后送到准备作进一步滤波的数据的维缓冲器503。
接着数据送到在未受第一一维预测滤波器501预测的方向上执行一维预测的第二一维预测滤波器504。最后，将数据输出。
只是为了说明的方便，下述讨论假定一维预测滤波器502对x坐标操作，一维预测滤波器504对y坐标操作。一维预测滤波器502、504的任何一个都可以对x坐标或y坐标操作。因此，本领域的技术人员能从以下说明认识到一维预测滤波器502、504是如何操作的。
参考图6，该图示出一维预测滤波器502、504的结构。每个一维预测滤波器502、504的结构都完全相同。它们各包括接收数据的三个寄存器601、602、603。在寄存器602中的数据送到倍乘器604。在求和电路605中把倍乘器604的结果加到寄存器601中的数据上，其结果送到寄存器606。
寄存器603中的数据送到倍乘器607，然后把结果送到寄存器608。在求和电路609中，把寄存器606中的数据加到寄存器608中的数据上，其结果送到寄存器610。
此外，三个寄存器611、612、613把控制信息通过每个一维预测滤波器502、504。所有通过一维预测滤波器502、504的数据部分和控制寄存器的数据都可以是经由二线接口。此外，寄存器601、602、603的输入和寄存器610的输出也都可以是二线接口。
三个信息信号将通过预测滤波器系统400以指示哪种方式和哪种配置在工作。第一个信号是h261_on信号。如果该信号有效，则H261标准在工作。如果该信号无效，则MPEG标准在工作。
第二个和第三个信号xdim和ydim表示在一特定方向的运动矢量所规定的插值是以半个像素或以整个像素为基础。如果xdim信号无效，则x方向的运动矢量规定一个像素的整数倍。如果xdim信号有效，则x方向的运动矢量规定半个像素的整数倍。ydim信号在y方向上规定相同的传息。
因为H.261只允许运动矢量准确到整数像素，所以当h261_on信号有效时xdim和ydim信号总是无效。如图7所示，预测滤波器系统400输出每行八个像素701的八行的各块700。此外，正如将要对一维预测滤波器502、504在每种操作方式下的功能所描述的，输出八行八个像素的块所需的输入块的大小取决于xdim或ydim是否有效。详细说，如果xdim信号有效，则输入块在x方向上必须有9个像素；如果xdim信号无效，则输入块在x方向上必须有8个像素。如果ydim信号有效，则输入块在y方向上必须有9个像素；如果ydim信号无效，则输入块在y方向上必须有8个像素。将此概括在下表中。
h261_on xdimydim功能0 0 0 Fi=xi0 0 1 MPEG8×9的块0 1 0 MPEG9×8的块0 1 1 MPEG9×9的块1 0 0 H261低通滤波器1 0 1 非法1 1 0 非法1 1 1 非法每个一维预测滤波器502、504的操作因MPEG和H.261操作而异，以下将根据每种操作方式进行说明。由于H.261操作更为复杂，所以首先描述这种操作。
在H.261方式下，每个一维预测滤波器502、504实现以下的标准一维滤波器方式Fi=xi+1+2xi+xi-14(1≤i≤6)----(1)]]>Fi=xi(其它情况)
因为在H.261方式下xdim和ydim始终无效，所以输入块为八行，每行八个像素。因此，图7准确代表了H261方式下预测滤波器系统400的输入块和输出块这二种块。
一维x坐标预测滤波器502把方程式(1)应用到块700的每一行，一维y坐标预测滤波器504则把该方程式应用到块700的每一列。参看图6，方程式(1)中的像素值xi-1、xi和xi+1分别装入寄存器601、602、603。
像素值xi用倍乘器604乘以二，然后在求和电路605中加到像素值xi-1上，把结果装入寄存器606。在寄存器603中的像素值xi+1不经改变地通过倍乘器607，并装入寄存器608。最后，在求和电路609中把寄存器606和608中的数值加到一起，装入寄存器610。
以上过程为一行或一列范围内的像素实现H.261方程式。为了为一行或一列中的最初和最后的像素实现H.261方程式，把寄存器601和603复位。像素值xi流过寄存器602并由倍乘器604乘以四。其结果不经改变地流过寄存器606和610，因为求和电路605和609各自把零加到像素值xi上。
必须注意，由以上实现得出的值等于一维滤波器方程式所要求结果的四倍。为了保持算术准确性，在已进行x方向和y方向滤波后在到预测滤波器加法器403的输入端通过向右移4位来实现除以16。
在MPEG操作期间，一维预测滤波器502、504执行简单的半像素插值
Fi=xi(0≤i≤7，整像素)对于一行或一列中最初和最后的像素来说，在MPEG方式下一维预测滤波器502的操作与上述的与H.261操作有关的整数像素的运动补偿相同。对于以半像素操作的MPEG方式来说，寄存器601一直复位，像素值xi装入寄存器602，像素值xi+1装入寄存器603。寄存器602中的象素值xi由倍乘器604乘以2，寄存器603中的像素值xi+1由倍乘器607乘以2。这些值然后在求和电路609中相加以获得四倍于所需结果的值。如以上结合H.261操作所述，在列预测滤波器加法器403的输入端对此进行修正。
在H.261操作中，预测滤波器格式化器501只是保证数据以正确次序送到第一一维预测滤波器502。这就需要一个三级移位寄存器，其第一级接到寄存器603的输入端，第二级接到寄存器602的输入端，第三级接到寄存器601的输入端。
在MPEG操作中，操作更为简单。对于半像素插值，预测滤波器格式化器501只需要二级移位寄存器。第一级接至寄存器603的输入端，第二级接至寄存器602的输入端。对于整像素插值，预测滤波器格式化器501只需把当前的像素值送到寄存器602的输入端。
在H.261方式下，在一维x坐标预测滤波器502和一维y坐标预测滤波器504之间，维缓冲器503缓冲数据，使得以三个垂直像素为一组把各组送到一维y坐标预测滤波器504。因此在预测滤波器系统400中不进行转置操作。维缓冲器503必须足够大以保持每行八个像素的二行像素值。从维缓冲器503输出的像素的顺序在下表中示出。
时钟 输入像素 输出像素 时钟 输入像素 输出像素1 0 55a 17 16 72 1 56 18 17 F(0,8,16)b3 2 57 19 18 F(1,9,17)4 3 58 20 19 F(2,10,18)5 4 59 21 20 F(3,11,19)6 5 60 22 21 F(4,12,20)7 6 61 23 22 F(5,13,21)8 7 62 24 23 F(6,14,22)9 8 63 25 24 F(7,15,23)10 9 0 26 25 F(8,16,24)11 10 1 27 26 F(9,17,25)12 11 2 28 27 F(10,18,26)13 12 3 29 28 F(11,19,27)14 13 4 30 29 F(12,20,28)15 14 5 31 30 F(13,21,29)16 15 6 32 31 F(14,22,30)说明a．上一块像素的最后一行，或者如果没有上一行(或者如果块与块之间的间隙长)时的无效数据。
b.F(x)表示在H.261滤波器方程式中的函数。
在MPEP操作中，一维y座标预测滤波器504一次只需二个像素。所以，维缓冲器503只需缓冲八个像素的一行像素值。
值得注意的是，在数据通过一维x坐标预测滤波器502之后，在一行中就只有过八个像素，因为滤波操作把九个像素的行变换成了八个像素的行。“丢失”的像素在数据流中用间隙来代替。当进行半像素插值时，一维x坐标预测滤波器502在每个八像素行的末尾插入一间隙；一维y坐标预测滤波器504在一块的末尾插入八个间隙。
在MPEG操作期间，可以根据一较早的帧、一较晚的帧、或二者的平均来进行预测。根据较早帧形成的预测称作前向预测，根据较晚帧形成的预测称作后向预测。预测滤波器加法器403确定对数值预测所正在使用的究竟是前向预测、后向预测、还是二者都使用。然后预测滤波器加法器403通过前向预测值、或者后向预测值、或者这二者的朝正无穷大方向取整的平均值。
状态变量fwd_on和bwd_on分别确定是否使用前向或后向预测值。在任何时刻，这二个状态变量或者都有效、或者都无效、或者其中之一有效。在启动时或者如果因为在预测滤波器加法器403的输入端没有有效数据出现而存在间隙，则预测滤波器加法器403进入没有状态变量是有效的状态。
预测滤波器加法器403根据四个标识或信号来使状态变量fwd_on和bwd_on有效或无效。这些标识或信号是fwd_ima_twin、fwd_p_num、bwd_ima_twin和bwd_p_num，它们是必需的，因为后向预测和前向预测块的序列可以不按顺序出现在列预测滤波器加法器403的输入端。
由状态变量fwd_on和bwd_on表示的预测方式确定如下(1)如果存在前向预测块并且fwd_ima_twin有效，则该前向预测块停住直到后向预测块随bwd_ima_twm的置位而到来。接着使状态变量fwd_on和bwd_on有效，预测滤波器加法器403求前向预测块和后向预测块的平均值。
(2)同样，如果存在后向预测块并且bwd_ina_twin有效，则该后向预测块停住直到前向预测块随fwd_ima_twin的置位而到来。接着使状态变量fwd_on和bwd_on有效，预测滤波器加法器403求前向预测块和后向预测块的平均值。
(3)如果存在前向预测块但是fwd_ima_twin无效，则检查fwd_p_num。fwd_p_num是二比特的变量。如果fwd_p_num等于来自上次的数加一，则使状态变量fwd_on有效、状态变量bwd_on无效。预测滤波器加法器403输出前向预测块。
(4)如果存在后向预测块但是bwd_ima_twin无效，则检查bwd_p_num。如同fwd_p_num,bwd_p_num是二比特的变量。如果bwd_p_num等于来自上次预测的数加一，则使状态变量bwd_on有效、状态变量fwd_on无效。预测滤波器加法器403输出后向预测块。
预测方式只能在各块700之间改变。这一条件出现在启动时和在信号fwd_lst_byte和/或bwd_lst_byte有效之后。这些信号指示当前预测块的最后字节。如果当前块700使用前向预测，则只检查fwd_lst_byte；如果它使用后向预测，则只检查bwd_lst_byte；如果它使用双向预测，则fwd_lst_byte和bwd_lst_byte二者都检查。
前向和后向滤波器401、402中信号ima_twin和p_num并不沿与预测块数据相同的线传送。其理由包括(1)信号ima_twin和p_num只在fwd_lst_byte和/或bwd_lst_byte有效时才检查。这就在预测滤波器401、402的每一个中节省了25个三比特的线上通信。
(2)信号ima_twin和p_num在整块中保持有效，因此当fwd_lst_byte和/或bwd_lst_byte到达预测滤波器加法器403时信号ima_twin和p_num为有效。
(3)在预测块数据的一个时钟周期之前检查信号ima_twin和p_num信号。
预测加法器13通过把来自预测滤波器系统400的数据加到误差数据上而形成预测的帧。为了补偿由输入经过地址产生器、DRAM接口和预测滤波器系统400而造成的延时，误差数据在到达预测加法器13之前通过256字的先进先出缓冲器(FIFO)。
预测加法器13还包括一检测从FIFO和从预测滤波器系统400到达的数据中的不匹配的机构。在理论上说，来自预测滤波器系统400的数据量应当完全与来自FIFO的涉及预测的数据量一致。在严重故障的情况下，预测加法器13将试图加以恢复。
当在来自FIFO的数据结束之前检测到来自预测滤波器系统400的数据结束时，来自FIFO的数据的余部继续不变地从预测加法器13输出。另一方面，如果来自预测滤波器系统400的数据比来自FIFO的数据长，则从FIFO输入到预测加法器13的数据停住直到已接受并丢弃来自预测滤波器系统400的全部额外数据。
虽然参照优选实施例及其改型对本发明作了特别的示出和描述，但是本领域的技术人员能理解可以在形式和细节方面作出种种改变而不脱离本发明的精神和范围。
权利要求
1．一种处理视频信息的电路，包括第一和第二预测滤波器电路，用于并行处理视频信息，其中所述信息按照从多个压缩标准中选择的一个标准来编码，并且其中所述各预测滤波器电路实质上相同并且是可按照所述选择的压缩标准的要求来内部配置的；以及控制信号，其具有代表用来配置所述第一和第二电路用的所述选择压缩标准的状态，以允许处理按照该标准来编码的视频信号。
2．如权利要求1所述的电路，其中所述第一预测滤波器电路包括前向预测滤波器；以及所述第二预测滤波器电路包括后向预测滤波器。
3．一种用于进行视频解压缩的滤波器电路，包括包括多个以预定次序输出数据的多级移位寄存器的预测滤波器格式化器；用线有效连接到所述预测滤波器格式化器的第一一维预测滤波器；用线有效连接到所述第一一维预测滤波器的维缓冲器；以及用线有效连接到所述维缓冲器的第二一维预测滤波器。
4．如权利要求3所述的滤波器电路，其中每个所述有效连接线包括二线接口。
5．如权利要求3或4所述的滤波器电路，其中所述第一一维预测滤波器包括一维x坐标预测滤波器；所述第二一维预测滤波器包括一维y坐标预测滤波器。
6．如以上权利要求任一个所述的滤波器电路，其中所述第一一维预测滤波器包括一维x坐标预测滤波器；以及所述第二一维预测滤波器包括一维y坐标预测滤波器。
7．如以上权利要求任一个所述的滤波器电路，其中每个所述一维预测滤波器进一步包括第一寄存器；第二寄存器；用线有效连接到所述第二寄存器的第一倍乘器；用线有效连接到所述第一寄存器和用线有效连接到所述第一倍乘器的第一求和电路；用线有效连接到所述第一求和电路的第三寄存器；第四寄存器；用线有效连接到所述第四寄存器的第二倍乘器；用线有效连接到所述第二倍乘器的第五寄存器；用线有效连接到所述第三寄存器和用线有效连接到所述第五寄存器的第二求和电路；以及用线有效连接到所述第二求和电路的第六寄存器。
8．如以上权利要求中任一个所述的滤波器电路，其中所述视频信息根据MPEG标准编码。
全文摘要
一种视频信息处理装置,该装置使用实质相同的第一和第二预测滤波器电路,和使用控制信号以处理以多种标准编码的视频信息。可在该装置中使用的视频解压缩用的滤波器电路包括预测滤波器格式化器、第一一维预测滤波器、维缓冲器和第二一维预测滤波器。可在这种滤波器电路中使用的预测滤波器可包括六个寄存器、二个倍乘器和二个求和电路。
文档编号H04N7/30GK1235483SQ98103849
公开日1999年11月17日 申请日期1998年2月16日 优先权日1994年3月24日
发明者安东尼·P·J·克莱顿 申请人:Dva公司