专利名称：无线基台的台间同步电路的利记博彩app
技术领域：
本发明是涉及数字移动通讯系统、例如个人手持电话系统(PHS)、中的一种时分多路联接方式(TDMA)。
在数字移动通讯系统的时分多路联接方式(Time Division MultipleAccess)的已有技术中，邻近的无线基台的每一个采用一个由每个无线基台所选的频率以便用于发送和接收，而这些无线基台的发送和接收的时间是互相不同步的。因此，有时就会有多个无线基台在同一时间采用同一频率进行发送，由此而引起频率干扰。一旦出现这种情况，发送必须切换到另一时间间隙，另一频率或到另一无线基台上进行；或者则必须将发送暂时中止等待以躲避这种频率干扰。
图1即表示在无线基台间的同步时间中的匹配与非匹配的情况。其中(a)，(b)，(c)中的每一个分别表示无线基台A、B、C的发送和接收的时隙即T1，T2，T3…和R1，R2，R3…。此时所采用的频率都是f1，而无线基台A和B之间的时间是互相完全重合的，然而无线基台B和C之间的时间则互相间存在着偏移。而与这些无线基台A、B、C进行通讯的移动台就要进一步将这些相应的基台的时间同步起来。
在这种情况，即当无线基台B和C是互相邻近时，无线基台B在时隙T3发送；无线基台C在时隙T2发送，即与基台B错开了一个时隙。但因此时的无线基台B和C的发送不同步，所以即使采用了不同的时隙，也还会出现在同一时刻或重叠的时刻上同时发送的情况。于是就引起相应的移动台一方的频率干扰。当然，只要在无线基台A和无线基台B上设有同步功能则即便在相邻的时隙处也不会发生频率干扰。换言之，在同一频率条件下，任何时隙上都能得到有效利用。
现有技术的缺点就在于每个无线基台发送和接收无线电波的时间不同步而出现频率干扰时必须切换到另一时隙或另一频率，以致延迟了发送和接收，影响了有效的通讯。
对于上述缺点，也曾采用过措施使每个无线基台都按一预定计时进行同步。例如，日本特许公开No.224325/91中，有一控制台事先测出信号传输到每个无线基台的延时。然后将每个无线基台中的帧幅发生电路重新整定而调整到使得由控制台发出而传输到达每个无线基台的计时脉冲是同时被每个无线基台接收到的。其结果即可使每个无线基台在相同的一帧时间上发送和接收，并可使相邻的无线基台能够在邻接的时隙上发送和接收相同的频道。
本发明却不发送计时脉冲，而是由一同步计时控制台发送同步信号数据到每个基台，与该基台中所保持的同步信号数据相比较。
本发明的目的是采用一种不同于已公开的多种措施的新方法来解决已有技术中所遇到的问题。
本发明的无线基台台间同步电路包括同步信号数据接收/比较装置，以接收由时分多路联接方式的数字移动通讯系统中的同步计时控制台所发送的同步信号数据，并将此接收到的同步信号数据与一无线基台中所保持的相同的同步信号数据进行比较；同步信号计时校正装置，以便当被接收到的同步信号数据与无线基台中所保持的相同的同步信号数据相一致时，从接收到的同步信号数据的计时中减去由同步计时控制台到无线基台之间的线路延时时间；同步计时保持装置，以便保持经同步信号计时校正装置校正过后的同步计时；帧幅计时发生装置，以便从同步计时保持装置所输出的同步计时脉冲中产生出无线基台的帧幅计时；和控制装置以便监测和控制上述各装置的运行。
本发明的优点、特点和上述各项目的都可以由下列的描述及附图，以及由此所表明的本发明的优选实施例中予以阐明。
附图的图面说明如下图1表示无线基台之间的同步计时的重合和不重合；其中(a)，(b)，(c)分别表示无线基台A、B、C所发送和接收的电波的时隙的轮廓。
图2表示本发明的无线基台台间同步电路的实施例的结构框图。
本发明的无线基台台间同步电路的实施例将参考附图予以阐明如下。图2是本发明的一个人手持电话系统(PHS)中的无线基台台间同步电路的结构实施例的框图。
图2中所表示的无线基台台间同步电路是与一同步计时控制台(后面即称为“计时控制台”)相连接。这个计时控制台是由个人手持电话系统(PHS)中按综合业务数字网--B通道的方式所提供，并产生出时分多路联接的站台帧幅计时，以与计时控制台中的时分多路联接帧幅计时相同步。此外，开关SW1将由计时控制台送来的同步信号数据和时钟信号以及由现存无线基台送来的同步信号数据和时钟信号输到一个与现存无线基台同一点上所提供的附加无线基台上去。
图2所示的无线基台台间同步电路包括同步信号数据接收/比较单元A，以接收由同步计时控制台依无线基台的请求而送来的同步信号数据，并与无线基台所保持的同步信号数据相比较而判断其是否一致；计时校正单元B，以使当上述比较之结果是相一致时，将所接收到的同步信号数据的计时中减去从计时控制台到无线基台之间传输的延时；计时保持单元C，以便保持该校正同步计时；帧幅计时发生单元D，以根据计时保持单元C的输出脉冲产生无线基台的帧幅计时；相差测量单元E以在必要时测量从计时校正单元B输出的计时信号和从帧幅计时发生单元D输出的帧幅计时信号S19之间的相位差；以及一个控制单元CPU以监测和控制所述各部分的运行。上述各单元的运行和结构将在下面详细描述。
同步信号数据接收/比较单元A包括一开关(此后简称“SW”)SW1用于选择已输入的同步信号数据和时钟信号；串/并(S/P)转换电路2；并联输入/输出(I/O)电路3以将同步信号数据S8输入和输出；以及数据比较电路4以比较并联数据S7和数据S8。
计时校正单元B包括延时校正计数电路5和用以输入延时数据并输出到延时校正计数电路5中去的并联I/O电路6。
计时保持单元C包括SW7用以当计时控制台在延时校正后的计时达到同步时动作；计时保持电路8以输出已将校正过后的计时脉冲S14计算在内的计时脉冲S15。
帧幅计时发生单元D包括帧幅计时发生电路9用以输出经再生后的帧幅计时S19；和SW10选择并输出同步计时脉冲S15或从别的未指明的电路中送来的其他同步脉冲S17。
相差测量单元E是包括差分测量计数电路11；开关SW12和开关SW13，以便在CPU的控制下选择可接通到差分测量计数电路11上去的启动信号S23或停止信号S24；以及并联I/O电路14以便使CPU能读到计数值S25。
图2中所示的无线基台台间同步电路的工作将在下面详细叙述，并以内部计时已经产生为初始条件。
根据CPU的设定，开关SW1将选择计时控制台按照综合业务数字-B通道方式送来的同步信号数据和时钟信号，并将此数据S5和时钟信号S6一起送到串/并(S/P)转换电路2中。串/并(S/P)转换电路2将已经由串联信号转成并联信号的数据S7输出并送到数据比较电路4中去。并联I/O电路3将从CPU那里获得的多个二进位送入数据S8中。该数据S8是与无线基台所持有的数据相同，并应基台向计时控制台的请求而分离出以便送到基台中去，并因此而将数据S8输出到数据比较电路4中去。
在数据比较电路4中，将从S/P转换电路2送来的数据S7和由并联I/O电路3送来的数据S8进行比较，如果这两数据相同，则输出数据匹配信号S9。该数据匹配信号S9即在并联I/O电路15中被锁定，即，该信号由CPU监测，并当CPU后续访问时可从锁定状态中释放出来。
延时校正计数电路5中已被输入了数据匹配信号S9之后，受CPU的控制将延时数据读入并联I/O电路6中，并且用高速时钟信号的速度从初始值处计算得出数据S11。延时校正计数电路5经过将这个计数减去延时而得以校正后的计时脉冲S12按预定的定时输出到并联I/O电路16中去。该并联I/O电路16将此校正后的计时脉冲S12锁定，并由CPU对此信号加以监测，和可被后续的CPU的访问而从锁定状态释放出来。
当计时控制台的计时取得同步时，开关SW7由CPU设定在开启(ON)状态，于是被校正的计时脉冲S12即通过开关而输入到计时保持电路8即成为计时脉冲S14。计时保持电路8接收到计时脉冲S14的输入之后，即按高速时钟信号的速度计数并送出所保持的数据S15、而该数据15的计时已获校正。并联I/O电路17将数据S15予以锁定，并通知CPU。
开关SW10在CPU的控制之下，或者选用计时保持电路8处送来的同步计时脉冲S15或者选用别的电路(未指明)中送来的同步脉冲S17，然后将此信号，即同步信号S18输出到帧幅计时发生电路9中。在帧幅计时发生电路9中经过同步脉冲中S18的同步化重新计时整定之后，完成了同步调整工作，从而得到帧幅计时信号S19并被送到开关SW12和SW13和基台的其他电路中去。
这种计时发生的操作就是这样在并联I/O电路6中设定出线路延时的；这个从计时控制台和无线基台之间的线路延时是事先测量而得的，应无线基台的请求而从计时控制台送出的相同的同步信号数据是整定在并联I/O电路3中，开关SW1切换而将串/并(S/P)转换电路2设置在可被接收这个信号的状态，并且由CPU监测并联I/O电路15中的这个信号S10的状态。
通过这种监测，一旦根据数据匹配信号59的输出而致使信号S10变成高电平时，CPU即将开关SW7设定在“通过”状态。于是并联I/O电路16的信号S13状态即被监测，一旦监测到信号S13的状态是高电平时，CPU相继将SW7和SW10设在“通过”状态，并监测并联I/O电路17的信号S16的状态。通过这些监测，使得一旦信号S16处于高电平时，帧幅计时发生电路9即产生帧幅计时。亦即，帧幅计时信号的输出是和计时控制台处的标准同步计时相一致的。
此后，当相差测量完成之后，从延时校正计数电路5中送出的校正计时脉冲S12或者从帧幅计时发生电路9中送出的帧幅计时信号S19中按CPU的控制选择出一种并通过开关SW12而作为启动计数信号送达差分测量计数电路11。此外，从帧幅计时发生电路9中送出的帧幅计时信号S19，或者是从别的电路中送出的停止脉冲S22(例如，与综合业务数字网(ISDN)同步的8仟赫计时信号)中依CPU的控制而选择出一种，通过开关SW13而作为停止计数信号S24输入到差分测量计数电路11中。
启动计数信号S23和停止计数信号S24都分别由并联I/O电路16和并联I/O电路18于以锁定，并通知CPU差分测量计数电路11输出计数值S25以及一停止数字送入并联I/O电路14，同时计数值S25也由CPU从并联I/O电路14中读出。
在差分测量过程中，当信号表明并联I/O电路16的状态处于高电平时，CPU再监测并联I/O电路18中的信号S26的状态，并当这个信号S26处于高电平时，CPU即从并联I/O电路14中读出并联计数值S25，并依此识别其差值。换言之，相互联系的开关SW12和SW13可以分别地或者测量从延时校正计数电路5中送出的校正计时信号S12和从帧幅计时发生电路9中送出的帧幅计时信号S19两者之间的差值，或者也可以测量帧幅计时信号S19和从别的电路中送出的计时信号之间的相位差值。
应当理解，虽然本发明的特征和特点都已阐述如前，但这仅是一种概括性的公开，在所申请的权利要求范围之内各种改变都是可以允许的。
权利要求
1.一种用在时分多路联接的数字移动通讯系统中的无线基台台间同步电路，其特征在于包括同步信号数据接收/比较装置，以便接收由所说的系统中的同步计时控制台所发送同步信号数据，并将所接收到的同步信号数据与无线基台所保持的相同的同步信号数据相比较；同步信号计时校正装置，以便当所说的接收到的同步信号数据与无线基台所保持的相同的同步信号数据相一致时，从所说接收到同步信号数据的计时中减去由所说的同步计数控制台到无线基台之间的线路延时时间；同步计数保持装置，以便保持由所说同步信号计时校正装置校正过后的同步计时；帧幅计时发生装置，以便由所说同步计时保持装置输出的同步计时脉冲中产生出一无线基台的帧幅计时；和控制装置，以便监测和控制上述每个装置的运行。
2.一种按权利要求1所说的无线基台台间同步电路，其特征在于包括相位差测量装置，以便测量由所说同步信号计时校正装置送出的已校正过的计时信号和由所说帧幅计时发生装置送出的帧幅计时信号之间的相位差。
3.一种按权利要求1或2所说的无线基台台间同步电路，其特征在于其中所说的时分多路联接的数字移动通讯系统是一种个人手持电话系统。
全文摘要
一种无线基台间同步电路,用于时分多路联接数字移动通讯系统中无线基台帧计时同步。它包括:数据接收/比较电路,用以当系统中同步计时控制台发送的同步控制信号与无线基台中所保持的同步信号相一致时输出数据一致信号S9;延时校正计数电路,用以在接收到数据一致信号S9后从所接收的同步信号的计时中减去由同步计时控制台到该无线基台间的线路延时;用以保持校正同步计时的计时保持电路,和产生并送出帧计时的帧计时发生电路。
文档编号H04J3/06GK1172406SQ97112459
公开日1998年2月4日 申请日期1997年6月10日 优先权日1996年6月10日
发明者平田胜 申请人:日本电气株式会社