一种嵌入式终端多媒体播放的制造方法
【专利摘要】本实用新型属于远程监控【技术领域】，具体涉及一种嵌入式终端多媒体播放机，包括核心处理器扩展板，核心处理器扩展板上设置有处理器，以及与处理器相连接的存储器，核心处理器扩展板上连接有FPGA器件、缓存模块、UART、以及以太网模块，其中，缓存模块与核心处理器扩展板的LCD接口连接，缓存模块的输出端分成三路，第一路与FPGA器件输入端连接，第二路与接入视频D/A端口连接，第三路与LCD显示器连接，UART上连接有GPRS模块，以太网模块上连接有无线网卡，实现了播放机通过GPRS在公交车运行过程中接收来自控制中心的实时信息进行显示。
【专利说明】一种嵌入式终端多媒体播放机
【技术领域】
[0001]本实用新型属于远程监控【技术领域】，具体涉及一种嵌入式终端多媒体播放机。
【背景技术】
[0002]应用于公交车的多媒体发布系统是综合考虑现在城市的发展状况和技术现状提出的一种新颖的多媒体发布形式。在城市流动的公交车内、外的电视广播和平面图像，一直是人们目光关注的焦点。在其它领域应用的新的信息传播方式，如LCD显示器、LED字幕、LED显示屏等正逐步取代传统的车体彩绘、车内平面广告等形式，成为公交车上新的信息传播方式。这些新的传播媒介多以动态的视频或字幕为内容，生动活泼，信息量大，视觉效果好，有效的提高的信息传播的速度和效果。
实用新型内容
[0003]本实用新型的目的在于针对现有技术存在的缺陷和不足，提供一种功耗低，性能高的嵌入式终端多媒体播放机。
[0004]为实现上述目的，本实用新型采用以下技术方案:
[0005]包括核心处理器扩展板，核心处理器扩展板上设置有处理器，以及与处理器相连接的存储器，核心处理器扩展板上连接有FPGA器件、缓存模块、UART,以及以太网模块，其中，缓存模块与核心处理器扩展板的LCD接口连接，缓存模块的输出端分成三路，第一路与FPGA器件输入端连接，第二路与接入视频D/A端口连接，第三路与IXD显示器连接，UART上连接有GPRS模块，以太网模块上连接有无线网卡。
[0006]所述处理器为ARM1176JZF-S内核的核心处理器S3C6410。
[0007]所述FPGA 器件为 EP3C5F256C8。
[0008]所述FPGA器件上连接有用于图像数据缓存的SDRAM模块。
[0009]所述SDRAM模块的芯片型号为HY57V643220DT-6。
[0010]所述存储器包括Nor Flash和Nand Flash。
[0011]所述核心处理器扩展板上设置有S-Video接口、TV OUT接口、以及USB接口，其中，S-Video接口和TV OUT接口与IXD显示器连接。
[0012]所述USB接口为立式A型USB接口，支持USB1.1协议。
[0013]所述核心处理器扩展板上连接有SD卡接口和MMC卡接口。
[0014]所述核心处理器扩展板上设置有音频输出口。
[0015]与现有技术相比，本实用新型具有以下有益的技术效果:
[0016]本实用新型提供了一种嵌入式终端多媒体播放机，通过与设置于核心处理器扩展板上的处理器相连接的FPGA器件以及缓存模块，实现了播放机通过GPRS在公交车运行过程中接收来自控制中心的实时信息进行显示；终端显示设备包括公交车车内安装的液晶显示器、LED电子显示牌和车尾安装的全彩LED显示屏，三种显示终端受车载终端多媒体播放机的驱动和控制，完成不同信息的显示和发布。车内的LED电子显示牌用于公交车报站等通知显示，IXD液晶显示器和全彩LED显示屏用于电视传媒播放、公益宣传、广告运营。
【专利附图】
【附图说明】
[0017]图1为本公交车的多媒体信息发布系统结构示意图；
[0018]图2为本实用新型终端多媒体播放机系统框图；
[0019]图3为本实用新型S3C6410电路连接图；
[0020]图4为本实用新型NAND Flash电路连接图；
[0021]图5为本实用新型NOR Flash电路连接图；
[0022]图6为本实用新型6SD/MMC电路连接图；
[0023]图7为本实用新型IXD和VGA电路连接图；
[0024]图8为本实用新型8S_Video和TV OUT模块接口连接图；
[0025]图9为本实用新型10/100M以太网电路连接图；
[0026]图10为本实用新型S3C6410与FPGA接口连接图；
[0027]图11为本实用新型FPGA与SDRAM接口连接图；
[0028]图12为本实用新型FPGA的PHY接口连接图。
【具体实施方式】
[0029]下面结合附图对本实用新型做进一步详细描述。
[0030]如图1所示，本实用新型提供了一种嵌入式终端多媒体播放机，包括核心处理器扩展板，核心处理器扩展板上设置有处理器，以及与处理器相连接的存储器，核心处理器扩展板上连接有FPGA器件、缓存模块、UART、以及以太网模块，其中，缓存模块与核心处理器扩展板的LCD接口连接，缓存模块的输出端分成三路，第一路与FPGA器件输入端连接，第二路与接入视频D/A端口连接，第三路与LCD显示器连接，UART上连接有GPRS模块，以太网模块上连接有无线网卡，核心处理器扩展板上还设置有S-Video接口、TV OUT接口、USB接口、SD卡接口、MMC卡接口以及音频输出口，其中，S-Video接口和TV OUT接口与IXD显示器连接。
[0031]其中，处理器为三星公司基于ARM1176JZF-S内核的核心处理器S3C6410，其是一个16/32位RISC微处理器，旨在提供一个具有成本效益、功耗低，性能高的多媒体应用处理器。
[0032]FPGA器件采用ALTERA公司的Cyclone III系列的EP3C5F256C8。其包含有182个10、5136个LE、414Kbits的RAM、23个18位乘法器、2个PLL，整体资源十分丰富，性价比高，非常适合本应用场合，系统的设计框图如图2。FPGA器件上连接有用于图像数据缓存的SDRAM模块，所述SDRAM模块的芯片型号为HY57V643220DT-6，
[0033]为了保证S3C6410安全高效运转，需要重点考虑其内存、电源及时钟等部分。S3C6410的内存采用移动多媒体设备专用的DDR2，其体积小，性能高。电源部分针对S3C6410不同的电源需求单独供电。外围设备主要包括S3C6410的启动Flash和其他接口设备。启动Flash有NorFlash和NandFlash两种。在外围设备板上，设计存储器接口 SD卡和MMC卡，通信接口以太网、UART、USB以及与FPGA进行通信的SPI接口，音频输出口，S-Video, TV OUT，以及IXD接口。IXD接口是S3C6410的重要视频接口，在本系统中将IXD接口加上Buffer (缓存)，然后分成三路:第一路接入视频D/A，转换为VGA信号；第二路接入FPGA,经FPGA处理成LED显示屏接口信号；第三路液晶接口接TFT IXD，方便调试。
[0034]本实用新型中GPRS采用RS232接口扩展。另外可以通过USB 口扩展3G和WLAN模块。单色LED显示牌采用RS232接口的控制器，以方便的与本系统对接。综合以上分析，本设计方案很好的完成了系统的需求，同时具有兼容性、可扩展性、低成本特点。
[0035]系统硬件设计:
[0036]S3C6410要良好工作，需保证其内存、电源、时钟等方面的需求。本系统采用128M的Mobile-DDR SDRAM作为CPU的内存。在S3C6410电源控制逻辑中有多种电源管理方案，以保持对于一个给定的任务电力系统的最佳消耗。电源管理有四个模式:通用时钟门控模式，空闲模式，停止模式和睡眠模式。S3C6410需要多个时钟为系统不同的模块提供时钟源。核心板的设计如图3所示。
[0037]DDR SDRAM 的设计:
[0038]S3C6410采用两片总容量128M的Mobile-DDR SDRAM作为系统的内存。设计时，如图4所示，将内存芯片的bank选择信号BA[1:0]分配到地址线上，这样两片DDR组成的128M空间就可以统一编址访问。
[0039]系统时钟设计
[0040]S3C6410内部不同的部分采用不同的时钟，分别是系统时钟12MHz，显示控制时钟27MHz, USB OTG的片上PHY时钟48MHz以及实时时钟32.768MHz。
[0041]外围设备NOR Flash和NAND Flash的设计:
[0042]本实用新型使用的Flash包括两种:N0R Flash和NAND Flash。
[0043]其中，NAND Flash，用于存放内核代码、应用程序、文件系统和数据资料，如图4所示。NAND Flash可以作为启动设备，启动时，S3C6410处理器自动拷贝NAND Flash前8K字节代码到S3C6410芯片内部Stepping Stone空间运行，初始化配置后，跳转到软件内核起始地址启动软件系统。NOR Flash设计如图5所示。S3C6410芯片最大支持27条地址线(AO?A26)，其中A20?A26与DDR数据线(D20?D26)复用，由于设计DDR内存为32位，因此NOR Flash地址线只有19条(Al?A19)可以使用，则该NOR Flash的寻址范围为IMBytes。
[0044]UART 接口设计:
[0045]S3C6410 共有 4 路串口，其中 UARTO、UARTI 为 5 线串口，UART2、UART3 为 3 线串口。设计采用3片SP3232芯片，可以将4路串口信号转换为RS-232电平，UARTO、UART2、UART3采用DB9接头引出，UARTl使用IDClO引出，方便各种形式的串口设备扩展。
[0046]USB 接口设计:
[0047]USB HOST接口，采用立式A型USB接口，支持USB1.1协议，可以连接U盘、鼠标、键盘、3G网卡、无线网卡等外部USB设备。
[0048]USB OTG接口采用Mini USB A/B型接口，支持USB2.0协议，设计运行在高速(480Mbps)模式，从设备模式方便与P连通交互数据。
[0049]SD/MMC卡存储器设计:
[0050]S3C6410具有SD/MMC卡控制器，支持SD Memory规格2.0协议和SD1规格1.0协议。作为SD Memory可以支持8G SD存储卡；作为SD10，可以连接WIF1、GPS等模块，其具体设计如图6所示。
[0051]SD卡比较常用，与S3C6410的接口包括:4位数据线DATA[3:0]，一根时钟线CLK，WP (Write Protect,写保护)和CD (Card Detect,卡检测)。其中当SD卡插入时CD将被拉低，若此时SD卡处于写保护状态，WP将被拉高。MMC卡与SD卡的接口类似，但有7根数据线。
[0052]LCD 和 VGA 接口 设计:
[0053]S3C6410的IXD控制器输出有24根数据线，包括RGB各8根，行同步信号HSYNC，场同步信号VSYNC，时钟信号VCLK，输出使能信号VDEN。LCD接口可以直接驱动液晶，在D1分辨率(720*576)下可达到30fps。如图7所示，本设计充分利用IXD接口，在信号经过Buffer后，把信号接到视频D/A转换芯片SDA7123，经过数模转换成VGA接口信号，连接至DB15连接件。同时，把信号引入FPGA，经FPGA进行数据格式转换等处理后送至全彩LED显示屏接口显示。
[0054]S-Video 和 TV OUT 接口设计
[0055]S3C6410内部具有专用定标器用作TV编码器，支持彩色空间的转换，从RGB到YCbCr。本设计采用两片视频运放NJM2561设计S-Video和TV OUT接口，如图8所示。
[0056]10/100M以太网接口，采用DM9000AE网卡芯片和HR911105A集变压器为一体的RJ45连接器，作为播放机的网络接口。DM9000AE中断信号使用S3C6410处理器外部中断EINT7信号。电路接口如图9所示。
[0057]FPGA模块的设计:
[0058]FPGA 与 S3C6410 的接口 设计:
[0059]FPGA与S3C6410之间的接口主要有三部分:数据接口、两者之间的通信接口 SPI总线以及S3C6410加载FPGA的PS 口，如图10所示。
[0060]S3C6410的IXD数据接口需要接入FPGA，经FPGA的数据处理，作为LED显示屏视频源。
[0061]S3C6410与FPGA之间除了视频数据传输以外，还需要通信，如状态参数的传递、命令下发等。本系统利用S3C6410的自带SPI接口与FPGA通信，FPGA内部做SPI通信解析。
[0062]ALTERA公司的FPGA有三种加载方式:FPGA主动串行(AS)方式、FPGA被动串行(PS)方式、JTAG方式。在被动串行方式下，由系统中的其他智能设备发起并控制配置过程，在本设计中可以使用S3C6410的GP10模拟被动加载方式，这种配置方式的优点是成本较低，方便系统升级。
[0063]通过设置EP3C5F256C8的模式选择管脚MSEL0、MSEL1和MSEL2到低电平可以将FPGA设置到PS加载方式。本系统使用S3C6410模拟被动加载方式加载FPGA。
[0064]FPGA外围电路
[0065]FPGA接收到IXD接口的视频数据，需要对数据做处理和重新编码，处理过程中使用到SDRAM作为图像数据的缓存。系统所针对的显示屏的分辨率为320X240，考虑到将来的扩展性，对输入的图像数据截取512X512存入SDRAM。
[0066]这样写入SDRAM的数据率为512X512 X24bitX60Hz = 378Mbit/s，考虑到同时需要读出，这样需要对SDRAM的读取访问带宽为755Mbit/s。一片32位的SDRAM运行在80MHz的最高访问带宽为32bitX80MHz = 2400Mbit/s，完全满足本系统所需带宽。本系统选用的SDRAM芯片为HY57V643220DT-6，该芯片分为4个BANK，每个BANK为1024行，每行256列存储单元，每个存储单元为32bit，总容量为64Mbit，最高操作时钟为166MHz，具有可编程的数据爆发长度(1，2，4，8，全页)，自刷新模式等特性。FPGA与SDRAM的接口如图11。
[0067]10/100M PHY 接口设计
[0068]终端多媒体播放机与全彩LED显示屏之间的通信介质采用超五类网线，接口采用10/100M以太网物理层芯片。在本设计中采用REALTEL的物理层芯片(PHY)RTL820ICP。RTL820ICP支持对MAC 芯片的 Mil (Media Independent Interface)接口、全双工、自动协商等功能。FPGA与RTL8201CP的接口设计如图12。
[0069]FPGA通过MII接口发送和接收数据。MII接口分为发送和接收，各6根线:数据线各4根(TXD [3:0]和RXD [3:0]),时钟各一根(TXC和RXC)，使能各一根(TXEN和RXDV)。FPGA根据IEEE 802.3u协议打包数据，发送至RTL8201后转化成差分信号，经变压器电平转换后输出，输出距离达100米。对于320X240分辨率应用，实际需要的数据传输率为320X240X24bitX60Hz = lllMbit/s，需两个 PHY 通道。
[0070]本实用新型应用于公交车的多媒体发布系统系统，如图1所示，该系统由控制中心、站场服务器、车载终端多媒体播放机以及终端显示设备构成。
[0071]控制中心实现整个系统的控制、多媒体信息的产生、存储、传输、控制等功能。控制中心通过以太网与站场服务器连接进行信息交互。站场服务器由高性能计算机和大功率网络发射机组成，部署在公交车站场，通信范围覆盖站场公交车上的终端多媒体播放机，受控制中心的指令更新终端多媒体播放机的播放信息和播放列表，监控终端多媒体播放机运行情况。公交车上信息发布系统由终端多媒体播放机和终端显示设备组成，两者协同工作，共同完成多媒体信息的接收和显示、运行状况信息上传等工作。播放机能够通过GPRS在公交车运行过程中接收来自控制中心的实时信息进行显示。终端显示设备包括公交车车内安装的液晶显示器、LED电子显示牌和车尾安装的全彩LED显示屏，三种显示终端受车载终端多媒体播放机的驱动和控制，完成不同信息的显示和发布。车内的LED电子显示牌用于公交车报站等通知显示，IXD液晶显示器和全彩LED显示屏用于电视传媒播放、公益宣传、广告运营。
【权利要求】
1.一种嵌入式终端多媒体播放机，其特征在于:包括核心处理器扩展板，核心处理器扩展板上设置有处理器、以及与处理器相连接的存储器，核心处理器扩展板上连接有FPGA器件、缓存模块、UART、以及以太网模块，其中，缓存模块与核心处理器扩展板的IXD接口连接，缓存模块的输出端分成三路，第一路与FPGA器件输入端连接，第二路与接入视频D/A端口连接，第三路与IXD显示器连接，UART上连接有GPRS模块，以太网模块上连接有无线网卡。
2.根据权利要求1所述的一种嵌入式终端多媒体播放机，其特征在于，所述处理器为ARMl176JZF-S内核的核心处理器S3C6410。
3.根据权利要求1所述的一种嵌入式终端多媒体播放机，其特征在于，所述FPGA器件为 EP3C5F256C8。
4.根据权利要求1或3所述的一种嵌入式终端多媒体播放机，其特征在于，所述FPGA器件上连接有用于图像数据缓存的SDRAM模块。
5.根据权利要求4所述的一种嵌入式终端多媒体播放机，其特征在于，所述SDRAM模块的芯片型号为HY57V643220DT-6。
6.根据权利要求1所述的一种嵌入式终端多媒体播放机，其特征在于，所述存储器包括 Nor Flash 和 Nand Flash。
7.根据权利要求1所述的一种嵌入式终端多媒体播放机，其特征在于，所述核心处理器扩展板上设置有S-Video接口、TV OUT接口、以及USB接口，其中，S-Video接口和TV OUT接口与IXD显示器连接。
8.根据权利要求7所述的一种嵌入式终端多媒体播放机，其特征在于，所述USB接口为支持USB1.1协议的立式A型USB接口。
9.根据权利要求1所述的一种嵌入式终端多媒体播放机，其特征在于，所述核心处理器扩展板上连接有SD卡接口和MMC卡接口。
10.根据权利要求1所述的一种嵌入式终端多媒体播放机，其特征在于，所述核心处理器扩展板上设置有音频输出口。
【文档编号】H04N21/414GK204180214SQ201420662535
【公开日】2015年2月25日 申请日期:2014年11月6日 优先权日:2014年11月6日
【发明者】李秦君, 杨丽君, 杨萍, 兀旦晖 申请人:陕西科技大学