一种基于fpga的pps系统补偿装置制造方法
【专利摘要】本实用新型涉及一种基于FPGA的PPS系统补偿装置，包括时间源接收同步组件，时间源接收同步组件的输出端分别连接有延时调整组件、延时测量组件，延时调整组件的输出端连接有多路PPS输入输出组件，多路PPS输入输出组件与用户端连接，用户端输入的信号经过多路PPS输入输出组件与延时测量组件连接，延时测量组件与延时调整组件之间连接有参数存储组件。该补偿装置在使用的时候只需在时源处设置1台，便可输出多路经补偿过的PPS信号，无需大量测试，自动适应各种用户终端，自动识别、计算、补偿PPS，便可提高其精度，使PPS到达用户终端时，正好消除传输带来的延时，从而保证整个系统的时钟得到严格同步；同时便于维护、管理、控制。
【专利说明】一种基于FPGA的PPS系统补偿装置
【技术领域】
[0001]本实用新型涉及一种时钟补偿装置，具体说是一种基于FPGA芯片的PPS系统补偿
目.ο
【背景技术】
[0002]基站数字集群网需要PPS定时同步，且要求高精度，PPS直接传递的话，到达用户终端时将产生延时，导致数字集群网不同步。一般的解决方案是在用户终端增加PPS同步补偿装置。
[0003]现有的PPS同步补偿装置结构，PPS的传递一般是通过各种传输介质，输送到各个用户终端。而因为介质种类，传输损耗，传输距离的不一样，时钟到达各个用户终端后，PPS会发生不同程序的延时偏移。传统的解决方案是人为的注入补偿。但这种方法有三个不足之处，第一，需要大量的测量数据，而且位于不同地点的不同用户终端，都需要重新测试，重新设置补偿参数，工作量大，涉及区域广，人力成本高。第二，因为用户终端的异样性，注入的参数在延时范围过大，导致通过人为测量后设置的参数精度过低。第三，每个用户终端都需要设置一台PPS同步补偿装置，系统复杂、造价昂贵。
【发明内容】
[0004]本实用新型的目的在于解决已有技术中在用户终端增加PPS同步补偿装置带来的测量数据次数多、工作量大、精度低、成本高的不足，提供一种结构设计合理，系统简单，易于操作，提高精度，降低成本的基于FPGA现场可编程的PPS系统补偿装置。
[0005]本基于FPGA的PPS系统补偿装置是通过以下技术方案实现的:
[0006]一种基于FPGA的PPS系统补偿装置，其特殊之处在于包括接收源PPS信号的时间源接收同步组件1，时间源接收同步组件I的输出端分别连接有延时调整组件2、延时测量组件3，延时调整组件2的输出端连接有多路PPS输入输出组件4，多路PPS输入输出组件4与用户端连接，用户端输入的信号经过多路PPS输入输出组件4与延时测量组件3连接，延时测量组件3与延时调整组件2之间连接有参数存储组件5 ；
[0007]为了实现多个用户的同时补偿，本实用新型的一种改进是:所述多路PPS输入输出组件4为72路或72路以上的PPS输入输出组件。
[0008]本实用新型的一种基于FPGA的PPS系统补偿装置，只需在时源处设置I台PPS同步补偿装置，该装置可输出多路，经补偿过的PPS信号，无需大量测试，自动适应各种用户终端，自动识别、计算、补偿PPS，便可大大提高其精度，使PPS到达用户终端时，正好消除传输带来的延时，从而保证整个系统的时钟得到严格同步；同时便于维护、管理、控制。
【专利附图】
【附图说明】
[0009]图1:本实用新型的结构示意图。
【具体实施方式】
[0010]以下参考附图给出本实用新型的【具体实施方式】，用来对本实用新型做进一步的说明。
[0011]实施例1:参考图1。一种基于FPGA的PPS系统补偿装置，包括接收源PPS信号的时间源接收同步组件1，时间源接收同步组件I的输出端分别连接有延时调整组件2、延时测量组件3，延时调整组件2的输出端连接有72路PPS输入输出组件4，72路PPS输入输出组件4与用户端连接，用户端输入的信号经过72路PPS输入输出组件4与延时测量组件3连接，延时测量组件3与延时调整组件2之间连接有参数存储组件5，不同组件通过FPGA现场可编程门阵列的硬件电路相互通讯连接。
[0012]本实用新型的使用方法:本实用新型的PPS同步补偿装置初始上电后，通过时间源接收同步组件I接收源PPS信号，并同时将源PPS信号同步，然后将被同步后的PPS信号分别传送到延时调整组件2和延时测量组件3，延时调整组件2读取参数存储组件5内的参数，然后根据各通道的不同的延时参数调整不同时序PPS信号输出，然后通过多路输入输出组件4输出到不同的用户终端。各通道PPS信号输出到用户终端，并在用户终端进行环回到多路输入输出组件4，多路输入输出组件4接收到环回的PPS信号后发送给延时测量组件3，延时测量组件3将接收到的环回信号与源同步后的PPS信号进行对比，自动测量、过滤、计算，得出不同通道的延时数据。测量完成后，便自动记录到参数存储组件5中，便于延时调整组件下一次读取延时参数。延时调整组件2能不断的对PPS信号，读取参数调整输出一环回一测量一写入参数一再次读取参数调整输出，重复以上过程，最后得到一个非常稳定、准确、可靠的延时同步，使用用户终端的同步精度得到了大大的提升。
[0013]本实用新型的保护范围并不局限于以上实施例，例如多路输出输入组件4为72路以上的输出输入组件，凡是与实用新型技术方案结构相同或等同的基于FPGA的PPS系统补偿装置，均属于本实用新型的保护范围。
【权利要求】
1.一种基于FPGA的PPS系统补偿装置，其特征在于包括接收源PPS信号的时间源接收同步组件(1)，时间源接收同步组件(I)的输出端分别连接有延时调整组件(2)、延时测量组件(3 )，延时调整组件(2 )的输出端连接有多路PPS输入输出组件(4)，多路PPS输入输出组件(4)与用户端连接，用户端输入的信号经过多路PPS输入输出组件(4)与延时测量组件(3)连接，延时测量组件(3)与延时调整组件(2)之间连接有参数存储组件(5)。
2.按照权利要求1所述一种基于FPGA的PPS系统补偿装置，其特征在于所述多路PPS输入输出组件(4)为彡72路的PPS输入输出组件。
【文档编号】H04J3/06GK204180093SQ201420657203
【公开日】2015年2月25日 申请日期:2014年11月6日 优先权日:2014年11月6日
【发明者】王波, 史亚萍, 涂桂旺, 邱旭强 申请人:烟台持久钟表有限公司