一种用于分析irig-b时间码元的装置制造方法
【专利摘要】本实用新型属于时间信号分析的【技术领域】。为了解决使用时间准确度无法对IRIG-B码时间同步信号进行评估的问题，本实用新型提出一种用于分析IRIG-B时间码元的装置，该装置包括输入单元、高精度基准单元和核心处理单元；所述输入单元与所述核心处理单元连接；所述高精度基准单元与所述核心处理单元连接；所述核心处理单元包括FPGA模块。本实用新型的装置，对码元的时间特性进行分析，通过分析的结果能够对IRIG-B码时间同步信号进行评估。
【专利说明】 —种用于分析IRIG-B时间码元的装置
【技术领域】
[0001]本实用新型属于时间信号分析的【技术领域】，具体涉及一种用于分析IRIG-B时间码元的装置。
【背景技术】
[0002]IRIG(Inter Range Instrumentat1n Group)是美国祀场仪器组的简称，IRIG 码是美国靶场司令委员会制定的一种时间标准，现广泛应用于军事、商业、工业等诸多领域。IRIG码共有四种并行二进制时间码格式和六种串行二进制时间码格式，其中，最常用的是IRIG-B时间码格式。IRIG-B码是每秒一帧的串行时间码，每一帧包括100个IRIG-B时间码元，每个时间码元的宽度为10ms。按照IRIG-B码的标准定义，IRIG-B时间码元有3种类型，即P码元、1码元和0码元,Ρ码元为标志位，1码元表示二进制的1，0码元表示二进制的0，IRIG-B码就是通过这三种码元的组合完成时间信息的传输。IRIG-B时间码元为脉冲信号，可以通过AC(Alternating Current,交流)或DC(Direct Current,直流)的模式传输。图3为以DC模式传输的IRIG-B码及各种码元的信息定义，P码元为高电平的宽度占8ms，低电平的宽度占2ms的码元；1码元为高电平的宽度占5ms，低电平的宽度占5ms的码元；0码元为高电平的宽度占2ms，低电平的宽度占8ms的码元。图4为以AC模式传输的IRIG-B码及各种码元的信息定义，P码元为高幅值的宽度占8ms，低幅值的宽度占2ms的码元；1码元为高幅值的宽度占5ms，低幅值的宽度占5ms的码元；0码元为高幅值的宽度占2ms，低幅值的宽度占8ms的码元。
[0003]IRIG-B码具有携带信息量大、高分辨率、接口标准化及国际通用的特点，适合于远距离的信息传输，具有DC模式和AC模式两种传输方式。随着当今电子技术日新月异的发展，时间同步在电信、电力、军事等行业或部门越来越扮演重要的角色，由于IRIG-B码自身的优越性，IRIG-B码逐步成为时间同步系统的首选时间同步信号。
[0004]通常使用时间准确度来评估时间同步信号的性能，时间准确度是指时间同步信号当前的解码时间与标准测试时间源之间的时间差，因此时间准确度可以衡量时间同步信号的精度。但有时会因为各种原因，时间同步信号不能被解码，也就无法获得时间同步信号当前的解码时间，导致不能获得时间准确度，无法对时间同步信号进行评估。
实用新型内容
[0005]为了解决使用时间准确度无法对IRIG-B码时间同步信号进行评估的问题，本实用新型提出一种用于分析IRIG-B时间码元的装置，以提供一种评估IRIG-B码时间同步信号的途径，在使用时间准确度无法对IRIG-B码时间同步信号进行评估时，使用本实用新型的装置能够对IRIG-B码时间同步信号进行评估。
[0006]本实用新型的用于分析IRIG-B时间码元的装置，包括输入单元、高精度基准单元和核心处理单元；所述输入单元与所述核心处理单元连接；所述高精度基准单元与所述核心处理单元连接；所述核心处理单元包括FPGA模块。
[0007]其中，所述核心处理单元还包括整理模块，所述整理模块与所述FPGA模块连接。
[0008]其中，所述装置还包括存储单元,所述存储单元与所述核心处理单元连接。
[0009]其中，所述装置还包括人机界面单元，所述人机界面单元与所述核心处理单元连接。
[0010]其中，所述输入单元包括直流输入模块和交流输入模块。
[0011]其中，所述高精度基准单元包括北斗/GPS卫星接收模块。
[0012]本实用新型的用于分析IRIG-B时间码元的装置，记录下IRIG-B码时间同步信号的原始信息，并对异常的码元进行分类标记，将宽度大于13ms的码元标记为W，将宽度小于9ms的码元标记为w，将高电平或高幅值的宽度小于1ms的码元标记为X，将不能识别的码元标记为X。本实用新型的装置不仅标记出异常的码元，还对异常的码元根据码元宽度等信息进行分类，确定异常码元的类型。通过异常码元的类型、数量等信息能够对IRIG-B码时间同步信号进行评估，以判断IRIG-B码时间同步信号质量的好坏。使用时间准确度对IRIG-B码时间同步/[目号进行评估时，需要IRIG-B码正确解码,本实用新型的装置,不需要IRIG-B码解码就能够对IRIG-B码时间同步信号进行评估。并且通过查看异常码元的类型、数量等详细信息，为IRIG-B码时间同步信号问题的快速定位提供帮助。
【专利附图】
【附图说明】
[0013]图1为本实用新型的用于分析IRIG-B时间码元的装置的结构示意图；
[0014]图2为本实用新型的用于分析IRIG-B时间码元的装置的工作流程图；
[0015]图3为以DC模式传输的IRIG-B码及各种码元的信息定义；
[0016]图4为以AC模式传输的IRIG-B码及各种码兀的信息定义。
【具体实施方式】
[0017]图1为本实用新型的用于分析IRIG-B时间码元的装置的结构示意图，该装置包括输入单元10、高精度基准单元11、核心处理单元12、存储单元13和人机界面单元14。输入单元10用于输入IRIG-B时间码元，与核心处理单元12连接。高精度基准单元11与核心处理单元12连接，用于为核心处理单元12提供高精度时间标签。核心处理单元12包括FPGA模块121和整理模块122，FPGA模块121与整理模块122连接。FPGA模块121用于捕获输入单元10输入的IRIG-B时间码元，并根据高精度基准单元11提供的高精度时间标签，对IRIG-B时间码元的时间特性进行分析。整理模块122用于对FPGA模块121输出的信息进行处理，FPGA模块121输出的信息包括IRIG-B时间码元的原始信息和对异常码元进行分类标记后的信息。存储单元13与核心处理单元12连接，整理模块122对FPGA模块121输出的信息处理完成后，将信息存储于存储单元13中，这样当IRIG-B码时间同步信号出现问题时，可以回放存储于存储单元13中的信息，有助于确定问题的发生点。人机界面单元14与核心处理单元12连接，整理模块122对FPGA模块121输出的信息处理完成后，在人机界面单元14上显示所述信息，人机界面单元14上还可以显示对IRIG-B时间码元解码后的时间信息。将IRIG-B时间码元信息在人机界面单元14上显示，直观的展示给用户，方便用户使用。
[0018]FPGA模块121对IRIG-B时间码元的时间特性进行分析包括对IRIG-B时间码元的宽度和码元的高电平或高幅值的宽度进行分析，对于宽度为10ms的码元，也就是正常的码元，直接记录IRIG-B时间码元；对于异常的码元，要进行特别的标记，异常的码元包括码元宽度大于13ms、码元宽度小于9ms、高电平或高幅值的宽度小于1ms和不能识别的码元，其中，码元宽度是指一个码元所占时间的宽度，比如以DC模式传输的IRIG-B码，一个码元的码元宽度是指码元的高电平或高幅值所占时间加上码元的低电平或低幅值所占时间。正常码元的宽度为10ms，码元宽度的有效性为9ms-13ms，码元宽度在9ms-13ms之间，IRIG-B时间码元能够被正常识别和解码。当码元宽度大于13ms时，会影响IRIG-B时间码元的识别和正常解码，所以将宽度大于13ms的码元认为是异常的码元。当码元宽度小于9ms时，会影响IRIG-B时间码元的识别和正常解码，所以将宽度小于9ms的码元认为是异常的码元。码元的高电平或高幅值的宽度是指高电平或高幅值所占的时间，P码元高电平或高幅值的有效性宽度为大于7ms，1码元高电平或高幅值的有效性宽度为4ms-7ms，0码元高电平或高幅值的有效性宽度为lms-4ms，高电平或高幅值的宽度小于1ms的码元为异常的码元，码元不能被正确识别，也就不能被正确解码。不能识别的码元为既不是正常的P/0/1码元又不是上述三种异常的码元。将宽度大于13ms的码元标记为W，将宽度小于9ms的码元标记为w，将高电平或高幅值的宽度小于1ms的码元标记为X，将既不是正常的P/0/1码元又不是W/w/x码元的码元标记为X。通过异常的码元的类型、数量等信息能够对IRIG-B码时间同步信号进行评估，判断IRIG-B码时间同步信号质量的好坏。出现异常的码元，表示IRIG-B码时间同步信号有问题，将这些异常的码元进行记录并分类，通过查看已经分类的异常的码元的信息，有助于快速定位IRIG-B码时间同步信号的问题。
[0019]本实用新型的用于分析IRIG-B时间码元的装置，记录下IRIG-B码时间同步信号的原始信息，并对异常的码元进行分类标记，将宽度大于13ms的码元标记为W，将宽度小于9ms的码元标记为w，将高电平或高幅值的宽度小于1ms的码元标记为X，将不能识别的码元标记为X。本实用新型的装置不仅标记出异常的码元，还对异常的码元根据码元宽度等信息进行分类，确定异常码元的类型。通过异常码元的类型、数量等信息能够对IRIG-B码时间同步信号进行评估，以判断IRIG-B码时间同步信号质量的好坏。使用时间准确度对IRIG-B码时间同步/[目号进行评估时，需要IRIG-B码正确解码,本实用新型的装置,不需要IRIG-B码解码就能够对IRIG-B码时间同步信号进行评估。并且通过查看异常码元的类型、数量等详细信息，为IRIG-B码时间同步信号问题的快速定位提供帮助。同时使用本实用新型的装置和时间准确度，能够对IRIG-B码时间同步信号进行更全面的评估。
[0020]优选地,输入单兀10包括直流输入模块和交流输入模块,直流输入模块用于输入直流模式的IRIG-B时间码元；交流输入模块用于输入交流模式的IRIG-B时间码元。
[0021]优选地，高精度基准单元11包括北斗/GPS卫星接收模块，北斗/GPS(GlobalPosit1ning System)卫星接收模块接收北斗/GPS卫星时间，并产生高精度的时间标签。
[0022]图2为本实用新型的用于分析IRIG-B时间码元的装置的工作流程图，在步骤S1,输入单元10输入IRIG-B时间码元，IRIG-B时间码元可以是AC模式的也可以是DC模式的。
[0023]在步骤S2,闻精度基准单兀11为核心处理单兀12提供闻精度时间标签，闻精度基准单元11可以通过北斗/GPS卫星接收器接收北斗/GPS卫星时间，并产生高精度的时间标签。
[0024]在步骤S3, FPGA (Field — Programmable Gate Array)模块 121 捕获 IRIG-B 时间码元，并对IRIG-B时间码元时间特性进行分析。FPGA模块121捕获IRIG-B时间码元，获得IRIG-B时间码兀的原始信息。IRIG-B时间码兀在传输过程中，由于环境、传输设备或信号本身不稳定等因素，IRIG-B时间码元的波形会受到干扰，出现码元宽度信息不匹配的问题、码元位置不匹配的问题，导致IRIG-B时间码元不能被正确解码，或者不能被解码，这时便不能使用时间准确度来评估IRIG-B时间码元的性能。FPGA模块121根据高精度基准单元11提供的高精度时间标签，对IRIG-B时间码元的宽度和码元的高电平或高幅值的宽度进行分析，检测出宽度大于13ms的码元、宽度小于9ms的码元、高电平或高幅值的宽度小于lms的码元和不能识别的码元，并将宽度大于13ms的IRIG-B时间码元类型标记为W，将宽度小于9ms的IRIG-B时间码元类型标记为w，将高电平或高幅值的宽度小于lms的IRIG-B时间码元类型标记为X，将不能识别的IRIG-B时间码元类型标记为X，对于正常的码元，直接记录码元为P/0/1。通过对IRIG-B时间码元的时间特性进行分析，得到了哪些是正常码元，哪些是异常码元，及异常码元的类型等信息。通过异常的码元的类型、数量等信息能够对IRIG-B码时间同步信号进行评估，判断IRIG-B码时间同步信号质量的好坏。如果出现异常的码元，表示IRIG-B码时间同步信号有问题，将这些异常的码元进行记录并分类，通过查看已经分类的异常的码元的信息，有助于快速定位IRIG-B码时间同步信号的问题。
[0025]在步骤S4，整理模块122对FPGA模块输出的信息进行处理。FPGA模块121输出的信息包括IRIG-B时间码元的原始信息和对异常码元进行分类标记后的信息。整理模块122对FPGA模块输出的信息进行处理，是为信息的存储和信息的显示做准备。
[0026]在步骤S5，整理模块122对FPGA模块输出的信息处理完成后，将所述信息通过人机界面单元14进行显示,人机界面单元14可以是IXD(Liquid Crystal Display)显示屏，直观的将IRIG-B时间码元信息展示给用户，方便用户使用，人机界面单元14还可以显示IRIG-B时间码元解码后的时间信息。在人机界面单元14上显示的信息例如可以是:P0010W101P1001wll00P110000000P，对于这样一串IRIG-B时间码元，P/0/1表示正常的码元，“W”表示那一位的码元宽度大于13ms，“w”表示那一位的码元宽度小于9ms，“W”和“w”均表示异常的码元。通过异常码元的类型、数量等信息能够对IRIG-B码时间同步信号进行评估，并且异常码元的类型、数量等信息也为IRIG-B码时间同步信号问题的快速定位提供帮助。
[0027]在步骤S6，整理模块122对FPGA模块输出的信息处理完成后，将信息存储于存储单元13中，存储的信息包括原始的IRIG-B时间码元信息和FPGA模块121对IRIG-B时间码元进行分类标记的信息。这样当IRIG-B码时间同步信号出现问题时，通过回放存储的IRIG-B时间码元，查看标记为X/x/W/w的异常码元的详细信息，有助于快速定位问题。
【权利要求】
1.一种用于分析IRIG-B时间码元的装置，其特征在于，该装置包括输入单元(10)、高精度基准单元(11)和核心处理单元(12)； 所述输入单元(10)与所述核心处理单元(12)连接； 所述高精度基准单元(11)与所述核心处理单元(12)连接； 所述核心处理单元(12)包括FPGA模块(121)。
2.根据权利要求1所述的用于分析IRIG-B时间码元的装置，其特征在于，所述核心处理单元(12)还包括整理模块(122)，所述整理模块(122)与所述FPGA模块(121)连接。
3.根据权利要求2所述的用于分析IRIG-B时间码元的装置，其特征在于，所述装置还包括存储单元(13)，所述存储单元(13)与所述核心处理单元(12)连接。
4.根据权利要求2所述的用于分析IRIG-B时间码元的装置，其特征在于，所述装置还包括人机界面单元(14)，所述人机界面单元(14)与所述核心处理单元(12)连接。
5.根据权利要求1-4中任一项所述的用于分析IRIG-B时间码元的装置，其特征在于，所述输入单元(10)包括直流输入模块和交流输入模块。
6.根据权利要求1-4中任一项所述的用于分析IRIG-B时间码元的装置，其特征在于，所述高精度基准单元(11)包括北斗/GPS卫星接收模块。
【文档编号】H04J3/06GK204119248SQ201420605576
【公开日】2015年1月21日 申请日期:2014年10月20日 优先权日:2014年10月20日
【发明者】赵旭阳, 刘晶, 黄尧, 陈庆邦 申请人:上海远景数字信息技术有限公司