一种音视频编码芯片软件架构的利记博彩app
【专利摘要】一种音视频编码芯片软件架构，包括H.264/AVC编码主机接口模块(1)、H.264/AVC编码接口模块(2)、基本资源驱动模块(3)；H.264/AVC编码主机接口模块(1)和H.264/AVC编码接口模块(2)交互，H.264/AVC编码接口模块(2)和基本资源驱动模块(3)交互。本发明为H.264/AVC编码芯片的设计及应用提供了模块开发依据，协同H.264/AVC编码芯片硬件为H.264/AVC协议的实现提供了一种灵活的解决方案，为同类产品的开发提供了指导。
【专利说明】一种音视频编码芯片软件架构
【技术领域】
[0001]本发明属于计算机【技术领域】，涉及一种音视频编码芯片软件架构。
【背景技术】
[0002]H.264/AVC压缩编码标准以其高压缩比，低码率，高质量的图像，强大容错能力和网络适应性等优势成为新一代的编码压缩标准，并且广泛应用于视频压缩领域。但要实现该压缩编码标准，需要解决符合H.264/AVC压缩编码标准的软硬件架构设计方案。
【发明内容】
[0003]本发明目的是提供一种基于H.264/AVC编码芯片的模块架构，为H.264/AVC编码芯片的设计及应用提供模块开发依据，协同H.264/AVC编码芯片硬件为H.264/AVC压缩编码标准的实现提供一种灵活的解决方案，为同类产品的开发提供指导。
[0004]本发明的技术解决方案是:
[0005]一种音视频编码芯片软件架构，其特殊之处在于:
[0006]包括H.264/AVC编码芯片主机接口模块1、H.264/AVC编码芯片接口模块2、基本资源驱动模块3 ;
[0007]所述H.264/AVC编码芯片主机接口模块1:用于根据用户应用系统的应用配置音、视频编码参数和码流复用及输出参数；还在调试模式下，将音、视频数据输出给H.264/AVC编码芯片接口模块2同时接收H.264/AVC编码接口模块2输出的码流；
[0008]所述H.264/AVC编码接口模块2:根据接收到的配置编码参数，将输入的音、视频源按照MPEG-24AAC或H.264/AVC编码标准的进行压缩编码，得到码流并输出；还能够根据应用环境，调用基本资源驱动模块3对自身的进行编码参数配置，并根据参数配置对输入的音、视频源按照MPEG-24AAC或H.264/AVC编码标准的进行压缩编码，得到符合H.264/AVC编码标准的码流并输出；
[0009]所述基本资源驱动模块3，用于为H.264/AVC编码芯片接口模块2的工作提供功能模块。
[0010]上述H.264/AVC编码主机接口模块I包括视频编码接口、音频编码接口模块和码流复用及输出接口模块；
[0011]所述视频编码接口用于配置视频编码参数，并向H.264/AVC编码芯片接口模块2输入视频数据；
[0012]所述音频编码接口模块用于配置音频编码参数，并向H.264/AVC编码芯片接口模块2输入音频数据；
[0013]所述码流复用及输出接口模块用于配置码流复用及输出参数，接收H.264/AVC编码接口模块2输出的码流。
[0014]上述H.264/AVC编码芯片接口模块2包括视频编码模块、音频编码模块、码流复用及输出模块、以太网协议栈模块、FAT文件系统模块和码流输出接口 ；
[0015]视频编码模块通过调用基本资源驱动模块3中的功能模块进行视频编码参数配置，并对视频源按照H.264/AVC编码标准的进行压缩编码，将得到符合H.264/AVC编码标准的视频ES流并输出给码流复用及输出模块；
[0016]音频编码模块通过调用基本资源驱动模块3中的功能模块进行音频编码参数配置，并对音频源按照MPEG-24AAC编码标准的进行压缩编码，将得到符合MPEG-24AAC编码标准的音频ES流并输出给码流复用及输出模块；
[0017]码流复用及输出模块通过调用基本资源驱动模块3中的功能模块进行码流复用及输出模块进行配置，并对接收到的视频ES流和音频ES流进行复用，将得到码流并输出给码流复用及输出接口模块、以太网协议栈模块、FAT文件系统模块和码流输出接口 ；
[0018]以太网协议栈模块将接收到的码流封装成以太网数据包并发送；
[0019]FAT文件系统模块将接收到的码流存储到IDE硬盘中；
[0020]码流输出接口将将接收到的码流直接输出。
[0021]上述基本资源驱动模块3包括处理器和多个功能模块，
[0022]所述处理器根据接收H.264/AVC编码芯片接口模块2的调用指令进行相应的处理。
[0023]上述多个功能模块包括外部存储器控制器EMC、内部SRAM控制器ISC、看门狗定时器WDT、通用异步接收/发送装置UART、定时器HMER、实时时钟RTC、通用输入输出GP1、IIC总线IIC、以太网ETH、集成电路设备控制器IDE、外部中断控制器VIC和直接存储器访问控制器DMA。
[0024]本发明的有益效果:
[0025]1、本发明为H.264/AVC编码芯片的设计及应用提供模块开发依据，协同H.264/AVC编码芯片硬件为H.264/AVC压缩编码标准的实现提供了一种灵活的解决方案，为同类产品的开发提供指导。本基于H.264/AVC编码芯片的模块架构具有以下优点:
[0026]2、本发明采用模块化设计方法，H.264/AVC编码主机接口模块，根据应用系统的应用调用H.264/AVC编码主机接口模块进行编码参数配置，协同H.264/AVC编码芯片接口模块和硬件编码核实现实现符合H.264/AVC编码标准的音视频压缩编码，并将编码后的码流输出；H.264/AVC编码芯片接口模块，可与H.264/AVC编码主机接口模块和硬件编码核协同工作，实现音视频压缩编码，并将码流输出；也可独立于H.264/AVC编码主机接口模块，根据特定应用调用基本资源驱动模块的功能模块配置视频编码模块、音频编码模块以及码流复用及输出模块，与硬件编码核协同工作，实现音视频压缩编码，并将编码后的码流输出；基本资源驱动模块，用于为H.264/AVC编码芯片接口模块工作提供功能模块。
【专利附图】
【附图说明】
[0027]图1为本发明具体实施原理图。
【具体实施方式】
[0028]下面对本发明做进一步详细说明。如图1所示，一种基于H.264/AVC编码芯片的模块架构，采用模块化设计方法，该模块架构包括H.264/AVC编码主机接口模块1、H.264/AVC编码芯片接口模块2、基本资源驱动模块3。
[0029]H.264/AVC编码芯片主机接口模块1:用于根据用户应用系统的应用配置音、视频编码参数和码流复用及输出参数；还在调试模式下，将音、视频数据输出给H.264/AVC编码芯片接口模块2同时接收H.264/AVC编码接口模块2输出的码流；
[0030]H.264/AVC编码接口模块2:根据接收到的配置编码参数，将输入的音、视频源按照MPEG-24AAC或H.264/AVC编码标准的进行压缩编码，得到码流并输出；还能够根据应用环境，调用基本资源驱动模块3对自身的进行编码参数配置，并根据参数配置对输入的音、视频源按照MPEG-24AAC或H.264/AVC编码标准的进行压缩编码，得到符合H.264/AVC编码标准的码流并输出；
[0031]基本资源驱动模块3，用于为H.264/AVC编码芯片接口模块2的工作提供功能模块。
[0032]H.264/AVC编码主机接口模块I包括视频编码接口、音频编码接口模块和码流复用及输出接口模块；视频编码接口用于配置视频编码参数，并向H.264/AVC编码芯片接口模块2输入视频数据；音频编码接口模块用于配置音频编码参数，并向H.264/AVC编码芯片接口模块2输入音频数据；码流复用及输出接口模块用于配置码流复用及输出参数，接收
H.264/AVC编码接口模块2输出的码流。
[0033]H.264/AVC编码芯片接口模块2包括视频编码模块、音频编码模块、码流复用及输出模块、以太网协议栈模块、FAT文件系统模块和码流输出接口 ；
[0034]视频编码模块通过调用基本资源驱动模块3中的功能模块进行视频编码参数配置，并对视频源按照H.264/AVC编码标准的进行压缩编码，将得到符合H.264/AVC编码标准的视频ES流并输出给码流复用及输出模块；
[0035]音频编码模块通过调用基本资源驱动模块3中的功能模块进行音频编码参数配置，并对音频源按照MPEG-24AAC编码标准的进行压缩编码，将得到符合MPEG-24AAC编码标准的音频ES流并输出给码流复用及输出模块；
[0036]码流复用及输出模块通过调用基本资源驱动模块3中的功能模块进行码流复用及输出模块进行配置，并对接收到的视频ES流和音频ES流进行复用，将得到码流并输出给码流复用及输出接口模块、以太网协议栈模块、FAT文件系统模块和码流输出接口 ；以太网协议栈模块将接收到的码流封装成以太网数据包并发送；FAT文件系统模块将接收到的码流存储到IDE硬盘中；码流输出接口将将接收到的码流直接输出。
[0037]基本资源驱动模块3包括处理器和多个功能模块，处理器根据接收H.264/AVC编码芯片接口模块2的调用指令进行相应的处理。
[0038]多个功能模块包括外部存储器控制器EMC、内部SRAM控制器ISC、看门狗定时器WDT、通用异步接收/发送装置UART、定时器HMER、实时时钟RTC、通用输入输出GP1、IIC总线IIC、以太网ETH、集成电路设备控制器IDE、外部中断控制器VIC和直接存储器访问控制器DMA。
[0039]实施例:
[0040]H.264/AVC编码主机接口模块I，用于根据应用系统的应用调用H.264/AVC编码芯片主机接口模块I进行编码参数配置，协同H.264/AVC编码芯片接口模块2和硬件编码核协同工作实现音视频压缩编码；还可在调试模式下，输入音视频编码文件，并将编码后的码流输出。
[0041]具体为，H.264/AVC编码主机接口模块I运行在宿主机上由系统应用调用。H.264/AVC编码芯片传输模块2运行在H.264/AVC编码芯片上。H.264/AVC编码主机接口模块I与H.264/AVC编码芯片接口模块2采用一个信息交互双口以及一组命令、参数寄存器，完成主机对H.264/AVC音视频编码引擎的控制，实现音视频编码模块。
[0042]H.264/AVC编码芯片接口传输模块2，可按照H.264/AVC编码主机接口模块I中的应用系统的编码参数配置协同硬件编码核共同实现压缩编码，也可独立于H.264/AVC编码主机接口模块1，根据特定应用，调用基本资源驱动模块3对视频编码模块、音频编码模块以及码流复用及输出模块进行配置，与硬件编码核共同实现音视频编码模块，并将编码后的码流输出。码流输出的方式有四种:直接输出给外部接收设备、输出给主机、使用以太网输出或记录到硬盘中。
[0043]基本资源驱动模块3，用于为H.264/AVC编码芯片接口模块2工作提供功能模块。
[0044]具体为，基本资源驱动模块3包括以下功能模块:处理器、EMC (External MemoryController，外部存储器控制器)、ISC (Internal SRAM Controller，内部 SRAM 控制器)、VIC (Vector Interrupt Controller，矢量中断控制器)、WDT (Watch Dog Timer，看门狗定时器)、UART (Universal Asynchronous Receiver/Transmitter，通用异步接收 / 发送装置)、Timer (定时器)、RTC (Real Time Clock，实时时钟)、GP1 (General Purpose InputOutput，通用输入输出)、IIC(Inter-1ntegrated Circuit，IIC 总线)、ETH(Ethernet，以太网)、IDE (Integrated Device Electronics，集成电路设备)。
[0045]H.264/AVC编码主机接口模块I和所述H.264/AVC编码芯片接口模块2可共同完成视频编码模块、音频编码模块和码流复用及输出功能，H.264/AVC编码芯片接口模块2也可独立完成视频编码模块、音频编码模块和码流复用及输出功能。
[0046]H.264/AVC编码主机接口模块I还包括视频编码接口、音频编码接口和码流复用及输出接口模块。
[0047]H.264/AVC编码芯片接口模块2还包括视频编码模块、音频编码模块、码流复用及输出模块、以太网协议栈模块和FAT文件系统模块。
[0048]视频编码模块用于实现视频编码参数的配置，并与硬件编码核共同实现H.264/AVC压缩编码。
[0049]音频编码模块用于实现音频编码参数的配置，与音频编码核协同工作，将输入的PCM音频数据按照MPEG-24AAC音频编码标准编码成ADTS码流输出。
[0050]码流复用功能用于实现码流复用模块的配置和码流输出接口的配置，并将编码后的码流输出。
【权利要求】
1.一种音视频编码芯片软件架构，其特征在于: 包括H.264/AVC编码芯片主机接口模块(I)、H.264/AVC编码芯片接口模块(2)、基本资源驱动模块(3); 所述H.264/AVC编码芯片主机接口模块(I):用于根据用户应用系统的应用配置音、视频编码参数和码流复用及输出参数；还在调试模式下，将音、视频数据输出给H.264/AVC编码芯片接口模块⑵同时接收H.264/AVC编码接口模块⑵输出的码流； 所述H.264/AVC编码接口模块(2):根据接收到的配置编码参数，将输入的音、视频源按照MPEG-24AAC或H.264/AVC编码标准的进行压缩编码，得到码流并输出；还能够根据应用环境，调用基本资源驱动模块(3)对自身的进行编码参数配置，并根据参数配置对输入的音、视频源按照MPEG-24AAC或H.264/AVC编码标准的进行压缩编码，得到符合H.264/AVC编码标准的码流并输出； 所述基本资源驱动模块(3)，用于为H.264/AVC编码芯片接口模块(2)的工作提供功能丰旲块。
2.根据权利要求1所述的音视频编码芯片软件架构，其特征在于: 所述H.264/AVC编码主机接口模块(I)包括视频编码接口、音频编码接口模块和码流复用及输出接口模块； 所述视频编码接口用于配置视频编码参数，并向H.264/AVC编码芯片接口模块(2)输入视频数据； 所述音频编码接口模块用于配置音频编码参数，并向H.264/AVC编码芯片接口模块(2)输入音频数据； 所述码流复用及输出接口模块用于配置码流复用及输出参数，接收H.264/AVC编码接口模块⑵输出的码流。
3.根据权利要求1或2所述的音视频编码芯片软件架构，其特征在于:所述H.264/AVC编码芯片接口模块(2)包括视频编码模块、音频编码模块、码流复用及输出模块、以太网协议栈模块、FAT文件系统模块和码流输出接口 ； 视频编码模块通过调用基本资源驱动模块(3)中的功能模块进行视频编码参数配置，并对视频源按照H.264/AVC编码标准的进行压缩编码，将得到符合H.264/AVC编码标准的视频ES流并输出给码流复用及输出模块； 音频编码模块通过调用基本资源驱动模块(3)中的功能模块进行音频编码参数配置，并对音频源按照MPEG-24AAC编码标准的进行压缩编码，将得到符合MPEG-24AAC编码标准的音频ES流并输出给码流复用及输出模块； 码流复用及输出模块通过调用基本资源驱动模块(3)中的功能模块进行码流复用及输出模块进行配置，并对接收到的视频ES流和音频ES流进行复用，将得到码流并输出给码流复用及输出接口模块、以太网协议栈模块、FAT文件系统模块和码流输出接口 ； 以太网协议栈模块将接收到的码流封装成以太网数据包并发送； FAT文件系统模块将接收到的码流存储到IDE硬盘中； 码流输出接口将将接收到的码流直接输出。
4.根据权利要求3所述的音视频编码芯片软件架构，其特征在于:所述基本资源驱动模块(3)包括处理器和多个功能模块， 所述处理器根据接收H.264/AVC编码芯片接口模块(2)的调用指令进行相应的处理。
5.根据权利要求4所述的音视频编码芯片软件架构，其特征在于:所述多个功能模块包括外部存储器控制器EMC、内部SRAM控制器I SC、看门狗定时器WDT、通用异步接收/发送装置UART、定时器HMER、实时时钟RTC、通用输入输出GP1、IIC总线IIC、以太网ETH、集成电路设备控制器IDE、外部中断控制器VIC和直接存储器访问控制器DMA。
【文档编号】H04N19/42GK104469373SQ201410752705
【公开日】2015年3月25日 申请日期:2014年12月9日 优先权日:2014年12月9日
【发明者】田泽, 黎小玉, 陈佳, 曹朋朋, 王绮卉 申请人:中国航空工业集团公司第六三一研究所