多芯片堆叠模式下mac地址硬件学习装置及方法
【专利摘要】本发明揭示了一种多芯片堆叠模式下MAC地址硬件学习装置及方法，方法包括：根据数据报文解析得到用于MAC地址学习的MAC地址学习报文，解析出所述MAC地址学习报文中的MAC地址学习信息，根据所述MAC地址学习信息将相应的二层转发表项写入芯片，完成MAC地址的同步学习。本发明减少了上层系统软件的参与程度，降低软件复杂度，实现了堆叠系统中完全的MAC地址信息硬件学习，提高芯片堆叠下的MAC地址学习性能，使得芯片间的MAC学习流程清晰、正确和高效。
【专利说明】多芯片堆叠模式下MAC地址硬件学习装置及方法
【技术领域】
[0001] 本发明涉及网络通信【技术领域】，尤其是涉及一种多芯片堆叠模式下MAC地址硬件 学习装置及方法。
【背景技术】
[0002] 多芯片堆叠（Stacking)是在企业网中比较常用的功能，其目的是增加整个设备 的出口带宽。支持多芯片的堆叠，需要芯片有相关支持功能，如图1所示，交换机芯片支持 堆叠时，除了普通用户使用的接口（如图1中圆形表示的接口）外，还需要支持芯片间连接 的特殊接口（如图1中方形表示的接口），在这些芯片间连接接口上，需要支持堆叠的功能。
[0003] 图1所示的交换机芯片堆叠模式下对数据报文处理的一般处理流程为：数据报文 101从交换机芯片102的用户使用接口进入交换机芯片102,交换机芯片102经过转发路径 表项的查找后，决定将该数据报文101从芯片108的某个用户使用接口发送出去。于是芯 片102将数据报文101处理后，经过芯片102与芯片105之间的芯片间连接接口发送处理 后的数据报文104和芯片处理信息103给芯片105 ;芯片101根据芯片处理信息103将数 据包发送至芯片105和芯片108之间的芯片间连接接口上，并输出数据报文107及芯片处 理信息106至芯片108 ;芯片108接收数据报文107及芯片处理信息106,根据两者信息，将 数据报文109最终从芯片108的某个用户使用接口发送出去。
[0004] 在多芯片堆叠模式下，如何将各芯片学习到的MAC(MediaAccessControl，介质 访问控制）进行同步，是一个比较基本和重要的问题。跨芯片报文的学习从目前已有技术 来说一般均在报文解析芯片（Ingresschip)上学习，并通过中央处理器CPU使用上层系统 软件同步到其他各个芯片。
[0005] 如图2所示，数据报文201进报文解析芯片206时，报文经过报文解析模块202后， 解析得到MAC地址学习信息203,并将其输入MAC地址学习模块204,该模块根据输入信息 将相应的二层转发表项写报文解析芯片，并通知系统软件205 ;系统软件205然后将相应的 二层转发表项写入其他芯片，如图中的芯片207以及芯片208。
[0006] 整个过程中，真正能够在芯片中进行硬件学习的只有报文解析芯片（Ingress Chip)，即图2中的芯片204,其他芯片都需要通过CPU上的系统软件进行同步和写入。这里 就对系统软件的性能，复杂度有一定的要求，有可能由于系统软件的问题，导致其他芯片没 有能够正确学习到二层转发表项。
[0007] 因此，现有跨芯片报文的学习方法，增加系统软件复杂度，并受CPU性能影响，对 MAC地址信息的学习性能也有一定影响，如整个学习过程会有一定延时。另外该现有技术也 不能使用完全的硬件学习，无法达到在堆叠系统中完全的MAC地址信息硬件学习。
【发明内容】
[0008] 本发明的目的在于克服现有技术的缺陷，提供一种多芯片堆叠模式下MAC地址硬 件学习装置及方法，使得数据报文在堆叠设备中跨芯片传递时，将需要学习的MAC地址学 习信息以特殊报文的形式，发送至其他芯片，并通过芯片直接进行硬件学习，无需上层系统 软件进行芯片间同步，以实现更快的速度完成跨芯片报文的MAC地址学习。
[0009] 为实现上述目的，本发明提出如下技术方案：一种多芯片堆叠模式下MAC地址硬 件学习装置，包括堆叠模式下的报文解析芯片和复数转发芯片，所述报文解析芯片和转发 芯片之间以及所述转发芯片与转发芯片之间通过芯片间连接接口相连，
[0010] 所述报文解析芯片通过本身的用户使用接口接收数据报文并根据所述数据报文 完成MAC地址信息学习后，输出相应的芯片处理信息和处理后的数据报文给其下游的所述 转发芯片，所述芯片处理信息包括MAC地址学习报文和其他处理信息；
[0011] 每个所述转发芯片解析出由其上游的所述报文解析芯片或者由其上游的所述转 发芯片发送出的所述MAC地址学习报文中的MAC地址学习信息，并根据所述MAC地址学习 信息进行MAC地址信息的学习后，将所述MAC地址学习报文转发给其下游的转发芯片进行 解析和学习。
[0012] 优选地，所述报文解析芯片内包括报文解析模块和第一MAC地址学习模块，所述 报文解析模块根据所述数据报文解析出所述MAC地址学习信息，所述第一MAC地址学习模 块根据输入的所述MAC地址学习信息将相应的二层转发表项写入本芯片。
[0013] 优选地，每个所述转发芯片包括MAC地址学习信息解析模块和第二MAC地址学习 模块，所述MAC地址学习信息解析模块解析出所述MAC地址学习信息，所述第二MAC地址学 习模块根据解析出的所述MAC地址学习信息将相应的二层转发表项写入本芯片。
[0014] 优选地，当所述报文解析芯片和所述转发芯片连接形成环形拓扑时，环形拓扑内 的所述报文解析芯片或转发芯片完成MAC地址信息的学习后，将所述MAC地址学习信息从 除接收MAC地址学习报文的其他所述芯片间连接接口发送给其他芯片进行解析学习。
[0015] 优选地，当所述报文解析芯片和所述转发芯片连接形成环形拓扑时，将其中任意 一对芯片间的所述芯片间连接接口设置为断点。
[0016] 优选地，所述MAC地址学习信息包括源MAC地址、VlanID和源端口。
[0017] 本发明还提供了一种多芯片堆叠模式下MAC地址硬件学习方法，用于堆叠模式下 多块芯片的MAC地址同步学习，包括以下步骤：
[0018] 根据数据报文解析得到用于MAC地址学习的MAC地址学习报文；
[0019] 解析出所述MAC地址学习报文中的MAC地址学习信息；
[0020] 根据所述MAC地址学习信息将相应的二层转发表项写入芯片，完成MAC地址的同 步学习；
[0021] 优选地，当芯片间连接形成环形拓扑时，所述芯片完成MAC地址信息的学习后，将 所述MAC地址学习信息从除接收MAC地址学习报文的其他所述芯片间连接接口发送给其他 芯片进行解析学习。
[0022] 优选地，当芯片间连接形成环形拓扑时，将其中任意一对芯片间的所述芯片间连 接接口设置为断点。
[0023] 优选地，所述MAC地址学习信息包括源MAC地址、VlanID和源端口。
[0024] 本发明在芯片发送出的芯片处理信息中，增加上以特殊报文形式封装的MAC地址 学习所需要的信息，并在其他学习芯片中，增加解析MAC地址学习信息用的解析模块，并将 相应信息传递到转发芯片内的MAC地址学习模块，从而实现多芯片堆叠模式下所有芯片完 成MAC地址的同步学习，且达到在堆叠模式下完全的MAC地址信息硬件学习。
[0025] 本发明的有益效果是：本发明减少了上层系统软件的参与程度，降低软件复杂度， 实现了堆叠系统中完全的MAC地址信息硬件学习，提高芯片堆叠下的MAC地址学习性能，使 得芯片间的MAC学习流程清晰、正确和高效。
【专利附图】
【附图说明】
[0026] 图1是现有芯片堆叠模式下对数据报文处理的流程示意图；
[0027] 图2是现有芯片堆叠模式下MAC地址学习和同步的原理示意图；
[0028] 图3是本发明实施例一芯片堆叠模式下MAC地址学习和同步的原理示意图；
[0029] 图4是本发明实施例二芯片环形拓扑堆叠模式下MAC地址学习和同步的原理示意 图。
【具体实施方式】
[0030] 下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
[0031] 如图3所示，为本发明实施例一芯片间MAC地址学习的原理示意图。图中堆叠有 两块芯片，分别是芯片302和芯片308,且芯片302和芯片308之间按非环形拓扑堆叠。其 中，芯片302和芯片308均具有一用户使用接口和一芯片间连接接口，两者之间通过芯片间 连接接口相连接。在这些芯片间连接接口上，需要支持堆叠的功能。
[0032] 数据报文301从芯片302的用户使用接口进入到芯片302内，芯片302经过转发 路径表项的查找后，决定将数据报文301从芯片308的用户使用接口输出。
[0033] 这里的芯片302接收数据报文，即报文解析芯片，芯片308为转发芯片。芯片302 与芯片308间MAC地址的学习和同步的过程为：芯片302根据数据报文301解析出MAC地 址学习信息，并根据解析出的信息进行MAC地址信息的学习，即芯片302首先根据数据报文 301完成MAC地址的学习过程。具体地，芯片302内包括报文解析模块和第一MAC地址学习 模块，报文解析模块根据数据报文301解析出MAC地址学习信息，第一MAC地址学习模块根 据输入的MAC地址学习信息将相应的二层转发表项写报文解析芯片302。
[0034] 与现有通过系统软件实现其他芯片的MAC地址学习不同，本发明采用特殊以太网 报文的形式，将报文解析芯片或者是转发芯片输出的MAC地址学习信息封装后发送给其他 芯片进行学习。
[0035] 具体地，芯片302输出芯片处理信息303给芯片308,芯片处理信息303包括MAC 地址学习报文304和其他处理信息305。MAC地址学习报文304的报文格式如下：
[0036]
【权利要求】
1. 一种多芯片堆叠模式下MAC地址硬件学习装置，其特征在于：包括堆叠模式下的报 文解析芯片和复数转发芯片，所述报文解析芯片和转发芯片之间以及所述转发芯片与转发 芯片之间通过芯片间连接接口相连， 所述报文解析芯片通过本身的用户使用接口接收数据报文并根据所述数据报文完成 MAC地址信息学习后，输出相应的芯片处理信息和处理后的数据报文给其下游的所述转发 芯片，所述芯片处理信息包括MAC地址学习报文和其他处理信息； 每个所述转发芯片解析出由其上游的所述报文解析芯片或者由其上游的所述转发芯 片发送出的所述MAC地址学习报文中的MAC地址学习信息，并根据所述MAC地址学习信息 进行MAC地址信息的学习后，将所述MAC地址学习报文转发给其下游的转发芯片进行解析 和学习。
2. 根据权利要求1所述的多芯片堆叠模式下MAC地址硬件学习装置，其特征在于，所 述报文解析芯片内包括报文解析模块和第一 MAC地址学习模块，所述报文解析模块根据所 述数据报文解析出所述MAC地址学习信息，所述第一 MAC地址学习模块根据输入的所述MAC 地址学习信息将相应的二层转发表项写入本芯片。
3. 根据权利要求1所述的多芯片堆叠模式下MAC地址硬件学习装置，其特征在于，每个 所述转发芯片包括MAC地址学习信息解析模块和第二MAC地址学习模块，所述MAC地址学 习信息解析模块解析出所述MAC地址学习信息，所述第二MAC地址学习模块根据解析出的 所述MAC地址学习信息将相应的二层转发表项写入本芯片。
4. 根据权利要求1所述的多芯片堆叠模式下MAC地址硬件学习装置，其特征在于，当所 述报文解析芯片和所述转发芯片连接形成环形拓扑时，环形拓扑内的所述报文解析芯片或 转发芯片完成MAC地址信息的学习后，将所述MAC地址学习信息从除接收MAC地址学习报 文的其他所述芯片间连接接口发送给其他芯片进行解析学习。
5. 根据权利要求4所述的多芯片堆叠模式下MAC地址硬件学习装置，其特征在于，当所 述报文解析芯片和所述转发芯片连接形成环形拓扑时，将其中任意一对芯片间的所述芯片 间连接接口设置为断点。
6. 根据权利要求1?5任意一项所述的多芯片堆叠模式下MAC地址硬件学习装置，其 特征在于，所述MAC地址学习信息包括源MAC地址、VlanID和源端口。
7. -种多芯片堆叠模式下MAC地址硬件学习方法，用于堆叠模式下多块芯片的MAC地 址同步学习，其特征在于包括以下步骤： 根据数据报文解析得到用于MAC地址学习的MAC地址学习报文； 解析出所述MAC地址学习报文中的MAC地址学习信息； 根据所述MAC地址学习信息将相应的二层转发表项写入芯片，完成MAC地址的同步学 习。
8. 根据权利要求7所述的一种多芯片堆叠模式下MAC地址硬件学习方法，其特征在于， 当芯片间连接形成环形拓扑时，所述芯片完成MAC地址信息的学习后，将所述MAC地址学习 信息从除接收MAC地址学习报文的其他所述芯片间连接接口发送给其他芯片进行解析学 习。
9. 根据权利要求8所述的一种多芯片堆叠模式下MAC地址硬件学习方法，其特征在 于，当芯片间连接形成环形拓扑时，将其中任意一对芯片间的所述芯片间连接接口设置为 断点。
10.根据权利要求7?9任意一项所述的一种多芯片堆叠模式下MAC地址硬件学习方 法，其特征在于，所述MAC地址学习信息包括源MAC地址、VlanID和源端口。
【文档编号】H04L12/741GK104410575SQ201410733973
【公开日】2015年3月11日 申请日期:2014年12月5日 优先权日:2014年12月5日
【发明者】方沛昱, 周伟, 单哲 申请人:盛科网络（苏州）有限公司