一种数字下变频电路的利记博彩app
【专利摘要】本发明公开了一种数字下变频电路，包括数据预处理模块与混频模块，其特征在于：混频模块的I路输出端与Q路输出端分别依次连接有第一CIC滤波抽取电路、第二CIC滤波抽取电路、HB滤波抽取电路和FIR滤波抽取电路，第一CIC滤波抽取电路、第二CIC滤波抽取电路、HB滤波抽取电路以及FIR滤波抽取电路均与控制器相连，在第一CIC滤波抽取电路、第二CIC滤波抽取电路以及HB滤波抽取电路上还连接有旁路选择开关，当某一旁路选择开关接通时，该旁路选择开关所对应的那一级电路的抽取率为1。其显著效果是：电路结构简单，控制方便，在输入信号采样率为102.4MSPS时，信号处理带宽可在100Hz～40MHz的范围内灵活配置。
【专利说明】一种数字下变频电路
【技术领域】
[0001] 本发明涉及数字信号处理技术，具体地说，是一种数字下变频电路。
【背景技术】
[0002] 在目前已广泛应用的接收机后端信号处理和软件无线电中，多速率信号处理是 最近十几年发展起来的一项数字信号处理技术，它是以滤波、抽取、内插为基本手段，通 过改变信号的采样速率以适应各种处理数字信号的需要，而数字下变频（Digital Down Convert, DDC)是其中的重要组成部分。
[0003] 数字下变频（DDC)位于高速A/D变换器之后，根据后续信号处理的需要和处理能 力，提供合适的数据采样率和处理带宽，所以其运算速度直接限制了 A/D的最高采样率，并 决定了接收机的最大处理带宽。
[0004] 而目前的商用数字下变频器有比较大的局限性，要么是输入的数据采样率不够 高，要么是提供的可处理带宽有限制，兼容性和灵活性较差。
[0005] 图1所示是实现窄带DDC的一种常用算法结构，其中包括数控振荡器（NCO)、数字 混频器、CIC(Cascaded Integrator Comb,级联积分梳状）抽取滤波器、HB(Half Band,半 带）抽取滤波器、FIR(Finite Impulse Response,有限冲击响应）滤波器和参数设置及控 制等模块，由于采用CIC滤波器，在实现窄带需求时，受限于CIC滤波器的最大抽取率，因此 能提供的处理带宽范围不大，一般不超过1MHz，难以适应应用需求。
【发明内容】
[0006] 仅鉴于此，为了提供更大范围的信号处理带宽，灵活适应各种不同的信号处理需 求，充分发挥软件无线电适应性强的优势，本发明提供一种数字下变频电路，所采用的具体 的技术方案是：
[0007] -种数字下变频电路，包括数据预处理模块与混频模块，所述数据预处理模块用 于实现数字中频信号的采集，所述混频模块包括数控振荡器，该数控振荡器输出两路相互 正交的本振信号并与所述中频信号实现混频处理，在该混频模块的输出端形成I路输出与 Q路输出，其关键在于：所述混频模块的I路输出端与Q路输出端分别依次连接有第一 CIC 滤波抽取电路、第二CIC滤波抽取电路、HB滤波抽取电路和FIR滤波抽取电路，所述数控振 荡器、第一 CIC滤波抽取电路、第二CIC滤波抽取电路、HB滤波抽取电路以及FIR滤波抽取 电路均与控制器相连，该控制器用于实现各个模块的参数和逻辑控制，在所述第一 CIC滤 波抽取电路、第二CIC滤波抽取电路以及HB滤波抽取电路上还连接有旁路选择开关，当某 一旁路选择开关接通时，该旁路选择开关所对应的那一级电路的抽取率为1。
[0008] 通过上述方案可以看出，本方案在常用的下变频电路结构中通过增设一级CIC滤 波抽取电路，同时对各级CIC滤波抽取电路和HB滤波抽取电路增设旁路选择开关，当需要 极宽处理带宽的时候，前端的两个CIC滤波抽取电路和HB滤波抽取电路置为旁路，由FIR 滤波抽取电路起到滤波和提供最大带宽的作用；当需要极小处理带宽的时候，前端两个 CIC滤波抽取电路能够提取很大的抽取率，再与HB滤波抽取电路与FIR滤波抽取电路组合， 便能得到更大的抽取率，从而容易的获得极窄的处理带宽，对于处于可提供带宽范围内的 其它处理带宽，可以根据应用项目的侧重点由控制器灵活配置各个电路模块的控制参数， 从而达到最佳的应用效果。
[0009] 作为进一步描述，所述数据预处理模块包括并/串转换模块、FIFO缓冲模块以及 逻辑控制模块，用于适应不同A/D转换器的输出，实现数字中频信号的采样。
[0010] 为了保证满足系统的抽取率，所述第一 CIC滤波抽取电路采样5级级联，所述第二 CIC滤波抽取电路采样6级级联。
[0011] 进一步地，所述HB滤波抽取电路的级联级数范围为1?3。
[0012] 本发明的显著效果是：
[0013] 电路结构简单，控制方便，在输入信号米样率为102. 4 MSPS(Million samples per second百万抽取/秒）时，信号处理带宽可在IOOHz?40MHz的范围内灵活配置，对应输出 的基带信号数据率在128SPS?51. 2MSPS的范围内变化，扩展了现有数字下变频器的信号 处理带宽。
【专利附图】
【附图说明】
[0014] 图1是现有数字下变频器的电路原理框图；
[0015] 图2是本发明的电路原理框图；
[0016] 图3是数控振荡器（NCO)的数据处理流程图；
[0017] 图4是CIC滤波抽取电路的数据处理流程图；
[0018] 图5是HB滤波抽取电路的数据处理流程图；
[0019] 图6是FIR滤波抽取电路的数据处理流程图。
【具体实施方式】
[0020] 下面结合附图对本发明的【具体实施方式】以及工作原理作进一步详细说明。
[0021] 如图2所示，一种数字下变频电路，包括数据预处理模块与混频模块，所述数据预 处理模块包括并/串转换模块、FIFO缓冲模块以及逻辑控制模块，用于适应不同A/D转换 器的输出，实现数字中频信号的采样，所述混频模块包括数控振荡器，该数控振荡器输出两 路相互正交的本振信号并与所述中频信号实现混频处理，在该混频模块的输出端形成I路 输出与Q路输出。
[0022] 从图2可以看出，数字下变频电路从输入端接收来自A/D转换器输出的数字采样 数据后，首先通过预处理模块实现并/串转换和FIFO缓冲，形成数字中频信号。
[0023] 图中的NCO为数控振荡器，能产生两路相互正交的本振信号sin (ω εη)和 cos(co。1〇,用于与采样后的数字中频信号Χ(η)进行混频，以实现变频的目的，其内部处理 流程见图3。它是采用查表法产生离散正弦信号，工作时以1/4为周期输入数据，每输入一 个数据，NCO的相位累加器就增加一个2 π XfuZfs的相位增量，然后以累加后的相位加上 抖动（Dither)值作为正弦表的查找地址，输出该地址上的数值，得到的就是该点的正弦样 本值，其中U为本地振荡频率，f s为NCO输入信号的采样频率。
[0024] 上面所述的混频器，将来自NCO模块的数字本振信号与输入的数字中频采样信号 进行混频计算，输出I和Q两路相互正交的混频信号Itl (η)和Qtl (η)，即
[0025] I0 (η) = X (η) X cos (ω cn)
[0026] Q0 (η) = X (η) X [-sin (ω cn)]
[0027] 经过混频后，频率被变频到基带，完成了数字中频到基带的频谱搬移。
[0028] 混频后的I、Q信号的数据率仍为数字中频采样信号的采样率，数据率很高，需要 进行降速率抽取处理，要实现无失真的抽取，必须优化设计抽取滤波器以防止频率混叠；根 据系统需求，采用多级级联的方式来实现总抽取因子D的降数据率处理。
[0029] 因此，在本发明中，所述混频模块的I路输出端与Q路输出端分别依次连接有第一 CIC滤波抽取电路、第二CIC滤波抽取电路、HB滤波抽取电路和FIR滤波抽取电路，所述数 控振荡器、第一 CIC滤波抽取电路、第二CIC滤波抽取电路、HB滤波抽取电路以及FIR滤波 抽取电路均与控制器相连，该控制器用于实现各个模块的参数和逻辑控制，在所述第一 CIC 滤波抽取电路、第二CIC滤波抽取电路以及HB滤波抽取电路上还连接有旁路选择开关，当 某一旁路选择开关接通时，该旁路选择开关所对应的那一级电路的抽取率为1。
[0030] 上面所述的两个CIC滤波抽取电路，即图2中的CICl和CIC2,每个CIC滤波抽取 电路根据不同的应用需求，采用不同的级联数，这里的CICl采用5级级联，CIC2采用6级 级联，5级级联的CICl模块的内部数据处理流程见图4,6级级联的CIC2模块的处理流程与 5级级联的CICl模块相似，只是多增加1级。
[0031] 通过对图4所示的CIC滤波抽取电路分析可知，其冲激响应为
[0032]
【权利要求】
1. 一种数字下变频电路，包括数据预处理模块与混频模块，所述数据预处理模块用于 实现数字中频信号的采集，所述混频模块包括数控振荡器，该数控振荡器输出两路相互正 交的本振信号并与所述中频信号实现混频处理，在该混频模块的输出端形成I路输出与Q 路输出，其特征在于：所述混频模块的I路输出端与Q路输出端分别依次连接有第一 CIC滤 波抽取电路、第二CIC滤波抽取电路、HB滤波抽取电路和FIR滤波抽取电路，所述数控振荡 器、第一 CIC滤波抽取电路、第二CIC滤波抽取电路、HB滤波抽取电路以及FIR滤波抽取电 路均与控制器相连，该控制器用于实现各个模块的参数和逻辑控制，在所述第一 CIC滤波 抽取电路、第二CIC滤波抽取电路以及HB滤波抽取电路上还连接有旁路选择开关，当某一 旁路选择开关接通时，该旁路选择开关所对应的那一级电路的抽取率为1。
2. 根据权利要求1所述的一种数字下变频电路，其特征在于：所述数据预处理模块包 括并/串转换模块、FIFO缓冲模块以及逻辑控制模块，用于适应不同A/D转换器的输出，实 现数字中频信号的采样。
3. 根据权利要求1所述的一种数字下变频电路，其特征在于：所述第一 CIC滤波抽取 电路采样5级级联，所述第二CIC滤波抽取电路采样6级级联。
4. 根据权利要求1所述的一种数字下变频电路，其特征在于：所述HB滤波抽取电路的 级联级数范围为1?3。
【文档编号】H04B1/16GK104320088SQ201410581682
【公开日】2015年1月28日 申请日期:2014年10月27日 优先权日:2014年10月27日
【发明者】冯晓东 申请人:重庆会凌电子新技术有限公司