一种基于软件无线电的嵌入式通讯装置制造方法
【专利摘要】本发明公开了一种基于软件无线电的嵌入式无线通讯装置，该装置包括天线阵列单元，用于接收或发送符合不同无线通讯标准的射频信号；模拟前端单元，用于将天线阵列单元接收到的射频信号进行放大、滤波和下变频处理获得基带数字信号；输入/输出矩阵，用于对基带数字信号进行合并或拆分，获得至少一个高速串行数据流；异构多核处理单元，用于执行应用程序过程中，对符合该应用程序需求的无线通信标准的基带数字信号进行处理，实现底层硬件系统和上层应用程序之间通信数据流的传输。本发明所述技术方案适用于百个以上天线实时收发和数据处理，同时还能够灵活支持多标准通信，可以实现未来家庭基站Femtocell或移动终端设备对灵活配置、小型化、低功耗的需求。
【专利说明】
一种基于软件无线电的嵌入式通讯装置
【技术领域】
[0001]本发明涉及无线通信设备，特别是涉及一种基于软件无线电的嵌入式无线通讯装置。
【背景技术】
[0002]随着无线电技术的飞速发展，涌现出多种制式的无线通讯标准，例如:GSM/GPRS/EDGE, IS-95, CDMA2000/CDMA2000EV-D0, TD-SCDMA, LTE/LTE-A, TD-LTE, WiMax, WiFi, Bluetooth, Zigbee等等。现有无线通信系统终端设备大多采用专用芯片或者专用集成电路实现，往往具有开发和实现成本高，例如多模多频手机需要多个专用芯片，功能无法升级等缺点。近年来，软件无线电技术的出现为解决上述问题提供了思路。软件无线电全称为软件定义无线电(Software-Defined Rad1, SDR),该技术的核心思想是通过构造一个模块化、灵活的、具有可编程特性的硬件平台，通过软件来处理所有物理层基带数字信号处理算法和网络层应用，系统中专用电路只包含天线和数模转换电路(A/D和D/A)。这样便可以通过软件编程的方式解决多种通信标准并存、产品更新竞争激烈、系统功能无法快速更新等传统系统所面临的问题。现有技术中，如于2006年9月13日公布的，专利号为ZL03141970.4，名称为“一种多标准软件无线电SDR基带处理方法”的申请，该申请公布了一种多标准的软件无线电基带信号处理方法和装置。但是这类传统软件无线电软硬件架构复杂，硬件系统中常采用多个分立的处理器单元，如通用处理器GPP，数字信号处理器DSP和现场可编程逻辑阵列FPGA等，这样往往需要多套操作系统、中间件、协议应用软件和其他软件分别运行在不同的处理器单元上，导致操作系统之间、操作系统与应用软件、应用与应用之间交互数据往往需要通过板级信号线传输手段，如PC1-E，USB等，数据吞吐率大大受限(通常在10?10Mbps数量级上)。而在第五代移动通信标准5G中，大规模多天线技术Massive MIMO作为一项核心技术即将得到广泛采用，该技术要求通信系统能够同时处理上成百上千个天线的实时收发的数据，数据量将达到IGbps?1Gbps数量级，传统架构的软件定义无线电系统将无法满足这样数据吞吐率需求。另一方面，传统软件定义无线电系统还存在体积大、功耗大等缺点，不适合用来实现手持式移动通信终端设备。
[0003]因此，需要提供一种无线通讯设备既能满足Gbps数量级以上数据吞吐率需求，又能保持低功耗，小体积的特点。
【发明内容】
[0004]本发明要解决的技术问题是提供一种基于软件无线电的嵌入式无线通讯装置及其调控方法，以克服【背景技术】中存在的诸多问题。
[0005]为解决上述技术问题，本发明采用下述技术方案。
[0006]一种基于软件无线电的嵌入式无线通讯装置，该装置包括
[0007]天线阵列单元，用于接收或发送符合不同无线通讯标准的射频信号；
[0008]模拟前端单元，用于将天线阵列单元接收到的射频信号进行放大、滤波和下变频处理获得基带数字信号或者将基带数字信号上变频成射频信号以供天线阵列发射使用；
[0009]输入/输出矩阵，用于对基带数字信号进行合并或拆分，获得至少一个高速串行的基带数字信号流；
[0010]动态随机存取器，用于存储操作系统、软件应用程序和该装置通信信号处理所需要的输入和输出数据；
[0011]异构多核处理单元，用于从动态随机存取器中读取通信号处理所需要的输入和输出数据，并在执行应用程序过程中，对符合该应用程序需求的无线通信标准的基带数字信号流进行处理，实现底层硬件系统和上层应用程序之间通信数据流的传输。
[0012]优选的，所述天线阵列单元包括多个不同带宽和频段的天线。
[0013]优选的，所述模拟前端单元包括与所述多个不同带宽和频段的天线数量相匹配的模拟前端模块。
[0014]优选的，所述输入/输出矩阵包括与模拟前端模块数量相匹配的一级缓存储器。
[0015]优选的，所述异构多核处理单元包括
[0016]可重构处理模块，用于加速硬件对基带数字信号的处理以及其他计算密集型运算，同时进行系统输入/输出数据的处理和缓存；
[0017]访存单元，可重构处理模块通过该单元从动态随机存取器中获取所需数据和应用程序。
[0018]优选的，所述可重构处理模块包括
[0019]二级缓冲存储器，用于将所有来自模拟前端的串行基带数字信号流合并为并行的基带数字信号流，并缓存起来；
[0020]配置控制器，用于根据输入的配置比特文件将可重构处理模块中的计算单元划分为P个可配置基带功能模块和Q个通用计算模块，其中，M个可配置基带功能模块和K个通用计算模块构成一个完整的、符合某一通信标准的基带通信模块，所述P、Q、M、K均为正数，且M小于等于P，K小于等于Q ;
[0021]可配置基带模块，用于加速上层应用所需的无线通信标准所要求实现的各基带数字信号处理器算法；
[0022]通用计算模块，用于进行可配置基带模块的控制、输入/输出数据流转发或进行其他计算密集型运算的硬件加速；
[0023]与访存单元进行通信的访存接口。
[0024]优选的,所述异构多核处理单元进一步包括
[0025]同步模块，用于产生系统时钟、定时信号和同步信号，以使输入/输出矩阵根据同步模块发送的同步信号同步各通道数据；
[0026]片内存储器模块，用于储存可重构处理模块所需的配置比特文件；
[0027]多核处理器模块，用于将可重构处理模块所需的配置比特文件从片内存储器模块中下载至可重构处理模块中；
[0028]与可重构处理模块共用的高速缓冲存储器，用于多核处理器模块和可重构处理器模块与动态随机存取器进行低延迟数据交互。
[0029]优选的，所述同步模块包括锁相环电路、配置寄存器和可配置有限状态机电路。
[0030]优选的，其特征在于，该装置进一步包括与可重构处理模块相连接的至少一个外设控制器。
[0031]本发明的有益效果如下:
[0032]本发明所述技术方案是基于可重构技术的软件无线电SDR无线通讯终端装置，该装置能够适应未来5G通信标准超高的基带计算性能与数据吞吐率需求，适用于百个以上天线实时收发和数据处理，同时还能够灵活支持多标准通信，可以实现未来家庭基站Femtocell或移动终端设备对灵活配置、小型化、低功耗的需求。
【专利附图】
【附图说明】
[0033]下面结合附图对本发明的【具体实施方式】作进一步详细的说明；
[0034]图1示出本发明所述的一种基于软件无线电的嵌入式无线通讯装置的示意图；
[0035]图2示出本发明所述输入/输出矩阵和可重构处理模块的示意图
[0036]图3示出本发明所述通讯装置上运行操作系统和应用软件与装置内各模块之间控制和数据通路的示意图；
[0037]图4示出本发明所述嵌入式无线通讯装置的调控方法的示意图。
【具体实施方式】
[0038]下面结合一组实施例及附图对本发明做进一步描述。
[0039]一种基于软件无线电的嵌入式通讯装置，该装置包括天线阵列单元、模拟前端单元、输入/输出矩阵单元、异构多核处理器单元、动态随机存取器DRAM ;模拟前端单元、输入/输出矩阵单元、异构多核处理器单元通过高速串行总线相互连通；其中，天线阵列单元包含多个不同宽带和频段的天线，能够接收或发送不同无线通讯标准的射频信号，也可根据需要向外发送射频信号；模拟前端单元包括与多个不同宽带和频段的天线数量相匹配的模拟前端模块，模拟前端单元用于将天线阵列单元接收到的射频信号进行放大、滤波和下变频处理获得基带数字信号或将基带数字信号上变频成射频信号利用天线阵列发送至外部装置，模拟前端模块具有用功率放大(Power Amplifier, PA)功能、低噪声放大功能(LowNoise Amplifier, LNA)和混频及滤波功能,可将天线阵列单元接收到的射频信号转换为中频或将中频转换为射频信号，然后通过宽带A/D转换得到基带数字信号，也可根据需要将装置内部的通讯信号通过D/A转换将基带数字信号转为模拟信号后，通过天线阵列单元发送给外部设备；输入/输出矩阵，用于接收、分发、缓存来自或发往不同天线通道的基带数字信号，并根据系统中同步模块发送来的同步信号来同步各通道数据；异构多核处理器单元，用于运行上层应用程序并同时进行符合该应用需求的无线通信标准的基带通信信号处理，所述异构多核处理器由一个同步电路模块、一个可重构处理器模块、一个多核处理器模块、一个访存单兀、一个片上高速缓冲存储器Cache、一个片内存储器和若干外设控制器组成；动态随机存取器DRAM，用于存储操作系统、软件应用程序和通信信号处理所需要的输入、输出数据。
[0040]可重构处理模块由一个可重构计算单元阵列组成，主要用于硬件加速基带数字信号处理和其他计算密集型(Compute-1ntensive)运算,如视频解码运算等，同时还负责进行系统输入/输出数据处理和缓存；所述可重构处理模块通过多个高速总线接口，如AXI总线接口，分别与同步模块、外设控制器、多核处理器模块、访存单元模块相互连通；可重构处理模块通过一个高速总线接口与多核处理器模块相连通，多核处理器模块通过高速总线接口将可重构处理器的配置比特文件(Configurat1n Bitstream)下载到可重构处理器内部的配置控制器中，配置控制器通过一次或多次配置改变可重构处理器中的部分或全部可重构计算单元的功能，从而实现一个或多个逻辑上相对独立的并行功能模块；其中功能模块包括两种具体类型，一种为用于进行基带数字信号处理的可配置基带模块，一种为用于进行其他类型运算的通用计算模块；可配置基带模块用于加速上层应用所需的无线通信标准所要求实现的各基带数字信号处理器算法，通用计算模块用于进行可配置基带模块的控制、输入/输出数据流转发、视频解码、图像处理和网络数据包处理等计算密集型运算的硬件加速。所述多核处理器模块，由多个精简指令集处理器RISC组成，可根据操作系统和应用程序需求配置成对称多核结构(Symmetric Multiprocessor, SMP)或者非对称多核结构(Asymmetric Multiprocessor, AMP);多个RISC处理器之间，多核处理器模块与可重构处理器之间共享同一个高速缓冲存储器，实现低延迟数据交互。访存单元，用于可重构处理器与外部DRAM存储器间的数据交互，可重构处理器通过配置访存单元内部地址寄存器和传输模式寄存器实现对DRAM中大块数据空间的访存操作，当访存操作完成时，访存单元向可重构处理器发出访存结束的中断信号
[0041]该装置进一步包括同步模块，该模块用于产生系统时钟、定时信号和同步信号，该模块包括一组锁相环电路、配置寄存器和可配置有限状态机电路，其中有限状态机电路由锁相环电路产生的时钟驱动，并根据配置寄存器中的状态值判断并产生所需时序关系的同步脉冲信号，同步脉冲信号的时序关系由配置寄存器中的值规定；该装置还包括至少一个外设控制器，可控制一种或多种常用外部设备，该外部设备例如以太网接口、鼠标、键盘、显示器、触控设备等，实现人机交互功能、网络通讯、状态显示等功能；该装置还括片内存储器，用来存储可重构处理器的配置比特文件，片内存储器通过片内高速总线，如AXI总线，与多核处理器模块相连；
[0042]下面通过一组实例对本发明作进一步说明。
[0043]如图1所示，一种基于软件无线电的嵌入式无线通讯装置包括天线阵列单元、与天线阵列内部天线匹配连接的的多个模拟前端模块1，输入/输出矩阵2，异构多核处理单元3和动态随机存取器4 ;多种无线通讯标准的无线信号经各天线接收后输入模拟前端1，进行放大、噪声滤除，然后下变频到零中频，低通或者带限滤波等处理后输出给输入/输出矩阵2 ;每路模拟前端I与输入/输出矩阵2之间、输入/输出矩阵2与异构多核处理器3之间，均通过多条高速串行总线相连，这样来自各天线的数据经过对应的模拟前端后转换为基带数字信号，然后经过输入/输出矩阵的合并与分发，将多个天线基带数字信号流合并或拆分为一个或多个高速串行数据流，其中，发射信号的数据流与接收信号的数据流是相反。这样做的好处是可以支持超高吞吐率的基带数字信号流分发，从而支持大规模多天线的实时信号接收与发射，本发明可支持100个以上天线的实时信号接受与发射。
[0044]如图2所示，为本发明实现装置输入/输出矩阵2和可重构处理模块304的内部结构示意图。基带数字信号流经高速串行总线进入输入/输出矩阵2后，首先被输入到一级缓冲存储器201中，一级缓冲存储器201为一个双端口的存储器，其工作时钟由同步模块301提供，一级缓冲存储器根据不同的工作时钟频率和相位来调节到达基带数字信号流的延迟，使得各组数据同步；不失一般性的，图2仅以一组基带数字信号流同步模块为例，对本领域的普通技术人员来说可以推出多组基带数字信号流同步模块的实例。经过一级缓冲器201同步后的基带数字信号流被传送到可重构处理模块304中，可重构处理模块中设有一个对应的二级缓冲存储器3041，该二级缓冲存储器将来自不同模拟前端的串行基带数字信号流合并为并行的基带数字信号流，并缓存起来。
[0045]可重构处理模块304中的配置控制器3043根据输入的配置比特文件将所述可重构处理模块中的计算单元资源划分为P个可配置基带功能模块3042和Q个通用计算功能模块3044 ;其中M个可配置基带功能模块和K个通用计算模块构成一个完整的、符合某一通信标准的基带通信模块。第I可配置基带模块3042从二级缓冲器3041中读取基带数字信号流并进行由配置比特文件所定义的基带数字信号处理计算，然后将处理结果传送到第2可配置基带模块；以此类推，经过M个可配置基带模块处理器后，基带数字信号被转换为网络层、传输层、应用层等上层应用需要的有效数据，并传送给至少一个通用计算模块进行后续处理。其中至少一个通用计算模块3044，通过双向自定义接口与至少一个可配置基带模块3042相连，与所述可配置基带模块进行数据交互；所述通用计算模块实现两种计算任务，第一种任务是响应至少一个可配置基带模块发出的访存请求，计算经过映射的内存空间物理地址，并向访存接口 3045发起对应的访存请求；当所述访存接口 3045返回数据时，通用计算模块首先对数据进行预处理，然后将数据返回至可配置计算模块；第二种计算任务是执行特定的网络层、传输层、应用层等上层应用的加速计算任务，如包头解析、路由表管理计算、音视频编解码等计算密集型算法等，每种计算任务对应操作系统中执行的某个特定线程。图中访存接口 3045与图1中所示的访存单元306通过片内高速总线相连，通过控制访存单元访问高速缓冲存储器307或者动态随机存取器4。
[0046]如图3所示为本发明装置上运行操作系统和应用软件与装置内各模块之间控制和数据通路关系示意图。本发明装置上运行的软件系统包括:硬件抽象层501、操作系统502、中间件503和应用程序集合504 ;所述硬件抽象层501为底层硬件模块的驱动层序，负责操作系统和底层硬件模块的控制和数据交互管理；所述操作系统为支持多核处理器的操作系统，如Linux系统；所述中间件管理和调度操作系统内所有资源，并负责接受具体应用程序505对操作系统内资源的访问；具体应用程序505根据操作系统501的调度，具体执行在某个RSIC处理器核心305上；对于本发明装置中的至少一个通用计算模块3044，在操作系统501中均分配至少一个驻留线程506，所述驻留线程根据操作系统501的调度，具体执行在某个RSIC处理器核心305上，实时检测通用计算模块的状态，并响应应用程序505的通信请求，所述驻留线程将通用计算模块发送的实时通信数据发送至具体应用程序505，同时也将具体应用程序505的实时通信数据发送至通用计算模块；操作系统根据应用程序所需通信标准，分配相应的通用计算模块和可配置基带模块等硬件资源，生成配置比特文件，实现相应标准的无线通信。
[0047]如图4所示为应用程序在本发明装置上运行的过程及底层硬件调用流程图。应用程序启动后，首先根据要进行通信的通信标准读取协议配置文件，根据协议配置文件，查找并读取系统配置文件；所述协议配置文件中说明了所需通信协议物理层和网络层的配置信息，所述系统配置文件中说明了所需通信协议物理层对应的系统硬件资源的配置信息；应用程序读取并配置完系统后，将完成以下操作:第一，读取硬件配置文件，并将硬件配置文件中的配置比特文件发送至可重构处理器中的配置控制器；随后，配置控制器根据配置比特文件将可重构处理器配置为如图2所示的多个可配置基带模块和通用计算的结构；第二，应用程序还将向操作系统申请内存空间，并根据系统配置文件中的系统配置信息初始化若干个驻留线程；所有初始化工作完成后，应用程序将配置同步模块，随后同步模块根据配置信息调整各输出时钟频率和相位，使得输入/输出矩阵中的一级缓存器输出数据流同步；同步完成后，应用程序便进入执行阶段，执行过程中，部分驻留线程与底层通用计算模块对应，负责实时通信数据流在底层硬件系统和上层应用程序间的传输。
[0048]利用可重构处理器的动态配置和部分配置特性，本发明可以灵活的改变处理器的内部功能和结构，实现由软件来动态定义硬件功能的软件无线电通信装置；与传统DSP加FPGA或者PC机加FPGA这种分离式的软件无线电装置相比，本发明可以实现数据吞吐率更高、结构更为灵活的硬件架构，如本发明中基带处理器电路与数据输入输出缓冲存储器、基带处理器电路与通用计算单元和访存单元实现了紧耦合结构，通过片内高速互联总线能够支持Massive MMO超高的数据吞吐率需求；另外由多个通用计算模块独立控制各基带模块，并负责各基带模块的访存操作可以提高系统存储器带宽的利用率，提供了系统应用程序运行的并行性，加速应用的执行速度。
[0049]综上所述，本发明所述技术方案基于可重构技术可满足未来5G通信标准超高的基带计算性能与数据吞吐率需求，适用于百个以上天线实时收发和数据处理，同时还能够灵活支持多标准通信，可以实现未来家庭基站Femtocell或移动终端设备对灵活配置、小型化、低功耗的需求。
[0050]显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
【权利要求】
1.一种基于软件无线电的嵌入式无线通讯装置，其特征在于，该装置包括 天线阵列单元，用于接收或发送符合不同无线通讯标准的射频信号； 模拟前端单元，用于将天线阵列单元接收到的射频信号进行放大、滤波和下变频处理获得基带数字信号或者将基带数字信号上变频成射频信号以供天线阵列发射使用； 输入/输出矩阵，用于对基带数字信号进行合并或拆分，获得至少一个高速串行的基带数字信号流； 动态随机存取器，用于存储操作系统、软件应用程序和该装置通信信号处理所需要的输入和输出数据； 异构多核处理单元，用于从动态随机存取器中读取通信号处理所需要的输入和输出数据，并在执行应用程序过程中，对符合该应用程序需求的无线通信标准的基带数字信号流进行处理，实现底层硬件系统和上层应用程序之间通信数据流的传输。
2.根据权利要求1所述的嵌入式无线通讯装置，其特征在于，所述天线阵列单元包括多个不同带宽和频段的天线。
3.根据权利要求2所述的嵌入式无线通讯装置，其特征在于，所述模拟前端单元包括与所述多个不同带宽和频段的天线数量相匹配的模拟前端模块。
4.根据权利要求3所述的嵌入式无线通讯装置，其特征在于，所述输入/输出矩阵包括与模拟前端模块数量相匹配的一级缓存储器。
5.根据权利要求1所述的嵌入式无线通讯装置，其特征在于，所述异构多核处理单元包括 可重构处理模块，用于加速硬件对基带数字信号的处理以及其他计算密集型运算，同时进行系统输入/输出数据的处理和缓存； 访存单元，可重构处理模块通过该单元从动态随机存取器中获取所需数据和应用程序。
6.根据权利要求5所述的嵌入式无线通讯装置，其特征在于，所述可重构处理模块包括 二级缓冲存储器，用于将所有来自模拟前端的串行基带数字信号流合并为并行的基带数字信号流，并缓存起来； 配置控制器，用于根据输入的配置比特文件将可重构处理模块中的计算单元划分为P个可配置基带功能模块和Q个通用计算模块，其中，M个可配置基带功能模块和K个通用计算模块构成一个完整的、符合某一通信标准的基带通信模块，所述P、Q、M、K均为正数，且M小于等于P，K小于等于Q ; 可配置基带模块，用于加速上层应用所需的无线通信标准所要求实现的各基带数字信号处理器算法； 通用计算模块，用于进行可配置基带模块的控制、输入/输出数据流转发或进行其他计算密集型运算的硬件加速； 与访存单元进行通信的访存接口。
7.根据权利要求1所述的嵌入式无线通讯装置，其特征在于，所述异构多核处理单元进一步包括 同步模块，用于产生系统时钟、定时信号和同步信号，以使输入/输出矩阵根据同步模块发送的同步信号同步各通道数据； 片内存储器模块，用于储存可重构处理模块所需的配置比特文件； 多核处理器模块，用于将可重构处理模块所需的配置比特文件从片内存储器模块中下载至可重构处理模块中； 与可重构处理模块共用的高速缓冲存储器，用于多核处理器模块和可重构处理器模块与动态随机存取器进行低延迟数据交互。
8.根据权利要求7所述的嵌入式无线通讯装置，其特征在于，所述同步模块包括锁相环电路、配置寄存器和可配置有限状态机电路。
9.根据权利要求5所述的嵌入式无线通讯装置，其特征在于，该装置进一步包括与可重构处理模块相连接的至少一个外设控制器。
【文档编号】H04B1/40GK104242981SQ201410471903
【公开日】2014年12月24日 申请日期:2014年9月16日 优先权日:2014年9月16日
【发明者】王东, 肖扬, 马亚峰, 周志超 申请人:北京交通大学